platform flash 在-系统 可编程序的 配置 proms
ds123 (v2.6) march 14, 2005
www.xilinx.com
9
初步的 产品 规格
R
Decompression
这 8/16/32 mbit xcfxxp platform flash proms 包含 一个
建造-在 数据 decompressor 兼容 和 xilinx 先进的
压缩 技术. compressed platform flash
prom files 是 创建 从 这 目标 fpga bitstream(s)
使用 这 impact 软件. 仅有的 从动装置 串行 和 从动装置
selectmap (并行的) 配置 模式 是 supported 为
fpga 配置 当 使用 一个 xcfxxp prom pro-
grammed 和 一个 compressed bitstream. 压缩 比率
将 相异 取决于 在 一些 factors, 包含 这 目标
设备 家族 和 这 目标 设计 内容.
这 decompression 选项 是 使能 在 这 prom
程序编制 sequence. 这 prom decompresses 这
贮存 数据 在之前 驱动 两个都 时钟 和 数据 面向 这
fpga's 配置 接口. 如果 decompression 是
使能, 然后 这 platform flash 时钟 输出 管脚 (clk-
输出) 必须 是 使用 作 这 时钟 信号 为 这 配置
接口, 驱动 这 目标 fpga's 配置 时钟
输入 管脚 (cclk). 也 这 prom's clk 输入 管脚 或者 这
内部的 振荡器 必须 是 选择 作 这 源 为 clk-
输出. 任何 目标 fpga 连接 至 这 prom 必须 oper-
ate 作 从动装置 在 这 配置 chain, 和 这
配置 模式 设置 至 从动装置 串行 模式 或者 从动装置
selectmap (并行的) 模式.
当 decompression 是 使能, 这 clkout 信号
变为 一个 控制 时钟 输出 和 一个 减少 最大
频率. 当 decompressed 数据 是 不 准备好, 这 clk-
输出 管脚 是 放 在 一个 高-z 状态 和 必须 是 牵引的 高
externally 至 提供 一个 知道 状态.
这 busy 输入 是 automatically 无能 当 decom-
pression 是 使能.
设计 revisioning
设计 revisioning 准许 这 用户 至 create 向上 至 四
唯一的 设计 revisions 在 一个 单独的 prom 或者 贮存 横过
多样的 倾泻 proms. 设计 revisioning 是 sup-
ported 为 这 8/16/32 mbit xcfxxp platform flash proms
在 两个都 串行 和 并行的 模式. 设计 revisioning 能
是 使用 和 compressed prom files, 和 也 当 这
clkout 特性 是 使能. 这 prom 程序编制 files
along 和 这 修订 信息 files (.cfi) 是 创建
使用 这 impact 软件. 这 .cfi 文件 是 必需的 至
使能 设计 修订 程序编制 在 impact.
一个 单独的 设计 修订 是 composed 的 从 1 至
n
8-mbit
记忆 blocks. 如果 一个 单独的 设计 修订 包含 较少
比 8 mbits 的 数据, 然后 这 remaining 空间 是 padded
和 所有 ones. 一个 大 设计 修订 能 span 一些
8-mbit 记忆 blocks, 和 任何 空间 remaining 在 这 last
8-mbit 记忆 块 是 padded 和 所有 ones.
• 一个 单独的 32-mbit prom 包含 四 8-mbit 记忆
blocks, 和 能 因此 store 向上 至 四 独立的
设计 revisions: 一个 32-mbit 设计 修订, 二
16-mbit 设计 revisions, 三 8-mbit 设计 revisions,
四 8-mbit 设计 revisions, 和 所以 在.
• 因为 的 这 8-mbit 最小 大小 必要条件 为
各自 修订, 一个 单独的 16-mbit prom 能 仅有的 store
向上 至 二 独立的 设计 revisions: 一个 16-mbit
设计 修订, 一个 8-mbit 设计 修订, 或者 二
8-mbit 设计 revisions.
• 一个 单独的 8-mbit prom 能 store 仅有的 一个 8-mbit
设计 修订.
大 设计 revisions 能 是 分割 在 一些 倾泻
proms. 为 例子, 二 32-mbit proms 能 store 向上 至
四 独立的 设计 revisions: 一个 64-mbit 设计 修订,
二 32-mbit 设计 revisions, 三 16-mbit 设计 revi-
sions, 四 16-mbit 设计 revisions, 和 所以 在. 当 cas-
cading 一个 16-mbit prom 和 一个 8-mbit prom, 那里 是
24 mbits 的 有 空间, 和 因此 向上 至 三 sepa-
比率 设计 revisions 能 是 贮存: 一个 24-mbit 设计
修订, 二 8-mbit 设计 revisions, 或者 三 8-mbit 设计
revisions.
看图示 7为 一个 few 基本 examples 的 如何 多样的 revi-
sions 能 是 贮存. 这 设计 修订 partitioning 是 han-
dled automatically 在 文件 一代 在 impact.
在 这 prom 文件 creation, 各自 设计 修订 是
assigned 一个 修订 号码:
修订 0 = '00'
修订 1 = '01'
修订 2 = '10'
修订 3 = '11'
之后 程序编制 这 platform flash prom 和 一个 设置 的
设计 revisions, 一个 particular 设计 修订 能 是
选择 使用 这 外部 rev_sel[1:0] 管脚 或者 使用 这
内部的 可编程序的 设计 修订 控制 位. 这
en_ext_sel
管脚 确定 如果 这 外部 管脚 或者 内部的
位 是 使用 至 选择 这 设计 修订. 当
en_ext_sel
是 低, 设计 修订 选择 是 控制
用 这 外部 修订 选择 管脚, rev_sel[1:0]. 当
en_ext_sel
是 高, 设计 修订 选择 是 con-
trolled 用 这 内部的 可编程序的 修订 选择 控制
位. 在 电源 向上, 这 设计 修订 选择 输入
(管脚 或者 控制 位) 是 抽样 内部. 之后 电源 向上,
当 ce
是 asserted (低) enabling 这 prom 输入, 这
设计 修订 选择 输入 是 抽样 又一次 之后 这
rising 边缘 的 这 cf
脉冲波. 这 数据 从 这 选择
设计 修订 是 然后 提交 在 这 fpga configura-
tion 接口.
: 点此下载
