AD650
rev. d | 页 8 的 20
这 积极的 输入 电压 develops 一个 电流 (i
在
= v
在
/r
在
) 那
charges 这 积分器 电容 c
INT
. 作 承担 builds 向上 在
C
INT
, 这 输出 电压 的 这 积分器 ramps downward
对着 地面. 当 这 积分器 输出 电压 (管脚 1)
crosses 这 比较器 门槛 (–0.6 v) 这 比较器
triggers 这 一个 shot, 谁的 时间 时期, t
OS
是 决定 用
这 一个-shot 电容 c
OS
.
specifically, 这 一个-shot 时间 时期 是
sec100.3f/sec108.6
73
−
×+××=
OSOS
Ct
(1)
这 重置 时期 是 initiated 作 soon 作 这 积分器 输出
电压 crosses 这 比较器 门槛, 和 这 积分器
ramps upward 用 一个 数量
(
在
INT
OS
OS
I
C
)
t
dt
dV
tV
−=×=Δ
mA1
(2)
之后 这 重置 时期 有 结束, 这 设备 开始 另一
integration 时期, 作 显示 在
图示 8, 和 开始 ramping
downward 又一次. 这 数量 的 时间 必需的 至 reach 这
比较器 门槛 是 给 作
()
⎟
⎟
⎠
⎞
⎜
⎜
⎝
⎛
−=
−
=
Δ
=
1
mA1
mA1
1
在
OS
INT
N
在
INT
OS
I
t
C
I
I
C
t
dt
dV
V
T
(3)
这 输出 频率 是 now 给 作
FC
RV
一个
F
t
I
Tt
f
OS
ININ
OS
在
OS
输出
11
1
104.4
/
Hz
15.0
mA1
1
−
×+
×
=
×
=
+
=
(4)
便条 那 c
INT
, 这 integration 电容, 有 非 效应 在 这
转移 relation, 但是 merely 确定 这 振幅 的 这
sawtooth 信号 输出 的 这 积分器.
一个-shot 定时
一个 关键 部分 的 这 preceding 分析 是 这 一个-shot 时间 时期
给 在 等式 1. 这个 时间 时期 能 是 broken 向下 在
大概 300 ns 的 传播 延迟 和 一个 第二 时间
段 依赖 成直线地 在 定时 电容 c
OS
. 当 这
一个 shot 是 triggered, 一个 电压 转变 那 holds 管脚 6 在 相似物
地面 是 opened, 准许 那 电压 至 改变. 一个 内部的
0.5 毫安 电流 源 连接 至 管脚 6 然后 牵引 它的
电流 输出 的 c
OS
, 造成 这 电压 在 管脚 6 至 decrease
成直线地. 在 大概 –3.4 v, 这 一个 shot resets 它自己,
因此 ending 这 安排时间 时期 和 开始 这 v/f
转换 循环 在 又一次. 这 总的 一个-shot 时间 时期 能
是 写 mathematically 作
DELAYGATE
释放
OS
OS
T
I
CV
t
+
Δ
=
(5)
substituting 真实的 值 quoted 在 等式 5,
sec10300
a105.0
v4.3
9
3
−
−
×+
×−
×−
=
OS
OS
C
t
(6)
这个 使简化 在 这 安排时间 时期 等式 (看 等式 1).
组件 选择
仅有的 四 组件 值 必须 是 选择 用 这 用户. 这些
是 输入 阻抗 r
在
, 定时 电容 c
OS
, 逻辑 电阻 r2,
和 integration 电容 c
INT
. 这 第一 二 决定 这
输入 电压 和 全部-规模 频率, 当 这 last 二 是
决定 用 其它 电路 仔细考虑.
的 这 四 组件 至 是 选择, r2 是 这 easiest 至
定义. 作 一个 拉-向上 电阻, 它 应当 是 选择 至 限制 这
电流 通过 这 输出 晶体管 至 8 毫安 如果 一个 ttl
最大 v
OL
的 0.4 v 是 desired. 为 例子, 如果 一个 5 v 逻辑
供应 是 使用, r2 应当 是 非 小 比 5 v/8 毫安 或者
625 . 一个 大 值 能 是 使用 如果 desired.
R
在
和 c
OS
是 这 仅有的 二 参数 有 至 设置 这 全部-
规模 频率 至 accommodate 这 给 信号 范围. 这 摆动
能变的 那 是 影响 用 这 选择 的 r
在
和 c
OS
是 非线性.
这 选择 guides 的
图示 9和图示 10显示 这个 quite
graphically. 在 一般, 大 值 的 c
OS
和 更小的 全部-规模
输入 电流 (高等级的 值 的 r
在
) 提供 更好的 线性. 在
图示 10, 这 implications 的 四 不同的 choices 的 r
在
是
显示. 虽然 这 选择 手册 是 设置 向上 为 一个 单极的
配置 和 一个 0 v 至 10 v 输入 信号 范围, 这 结果
能 是 扩展 至 其它 配置 和 输入 信号 范围.
为 一个 全部-规模 频率 的 100 khz (相应的 至 10 v
输入), among 这 有 choices r
在
= 20 kΩ 和 c
OS
= 620 pf
给 这 最低 非线性, 0.0038%. 在 增加, 这 最高的
频率 那 给 这 20 ppm 最小 非线性 是
大概 33 khz (40.2 k 和 1000 pf).
为 输入 信号 spans 其它 比 10 v, 这 输入 阻抗
必须 是 scaled proportionately. 为 例子, 如果 100 k 是 called
输出 为 一个 0 v 至 10 v span, 10 kΩ 将 是 使用 和 一个 0 v 至 1 v
span, 或者 200 k 和 一个 ±10 v 双极 连接.
这 last 组件 至 是 选择 是 这 integration 电容
C
INT
. 在 almost 所有 具体情况, 这 最好的 值 为 c
INT
能 是 计算
使用 这 等式
(
minimumpF1000
秒/10
4
)
最大值
INT
f
F
C
−
=
(7)
当 这 恰当的 值 为 c
INT
是 使用, 这 承担 balance
architecture 的 这 ad650 提供 持续的 integration
的 这 输入 信号, 因此, 大 amounts 的 噪音 和
干扰 能 是 rejected. 如果 这 输出 频率 是
量过的 用 counting 脉冲 在 一个 常量 门 时期,
这 integration 提供 极大的 正常的-模式 拒绝 为
发生率 相应的 至 这 门 时期 和 它的 和声学.
不管怎样, 如果 这 积分器 平台 变为 saturated 用 一个
excessively 大 噪音 脉冲波, 然后 这 持续的 integration 的
这 信号 是 interrupted, 准许 这 噪音 至 呈现 在 这 输出.
: 点此下载
