altera 公司 7
串行 配置 设备 (epcs1 &放大; epcs4) 数据 薄板
表格 5定义 这 串行 配置 设备 定时 参数 为 读
运作.
f
为 更多 信息 在 程序编制 和 配置 支持, 看 这
下列的 documents:
■
altera 程序编制 硬件 数据 薄板
■
程序编制 hardware manufacturers
■
byteblaster ii parallel 端口 下载 缆索 数据 薄板
cyclone fpga
配置
cyclone fpgas 能 是 配置 with 一个 串行 配置 设备
通过 作 配置 模式. there 是 四 信号s 在 这 串行
配置 设备 那 接口直接地 和 这 cyclone 设备的
控制 信号. 这 串行 配置 设备 信号
数据
,
DCLK
,
ASDI
,
和
nCS
接口 和
DATA0
,
DCLK
,
ASDO
, 和
nCSO
控制 信号 在
一个 cyclone fpga, 各自.图示 5显示 一个 串行 配置
设备 编写程序 通过 一个 下载 cable configuring 一个 cyclone fpga 在
作 模式.图示 6显示 一个 串行 configuration 设备 编写程序 使用
这 apu 或者 一个 第三-群programmer configuring 一个 cyclone fpga 在 作
配置 模式.
表格 5. 读 运作 参数
标识 参数 最小值 最大值 单位
f
RCLK
读 时钟 频率 (从
cyclone fpga)
20 MHz
t
CH
DCLK
高 时间 25 ns
t
CL
DCLK
低 时间 25 ns
t
ODIS
输出 使不能运转 时间 之后 读 15 ns
t
nCLK2D
时钟 下落 边缘 至 数据 15 ns