Intel
®
82845mp/82845mz chipset-mobile (mch-m)
16 数据手册250687-002
R
地址 lie 在里面 这 agp aperture 是 translated 使用 这 agp 地址 转变 表格, regardless
的 这 originating 接口.
1.2.1. 系统 总线 错误 checking
这 intel
845mp/845mz chipset mch-m 做 不 发生 也不 审查 parity 为 数据, 地址/要求,
和 回馈 信号 在 这 处理器 总线.
1.3. 系统 记忆 接口
这 intel
845mp/845mz chipset 记忆 控制 直接地 支持 一个 频道 的 pc1600 或者
pc2100 (845mz pc1600 仅有的) 所以-dimm ddr 记忆. 这 intel
845mp/845mz chipset 记忆
接口 支持 ddr 设备 和 densities 的 64-mb, 128-mb, 256-mb, 和 512-mb technology.
这 最大 记忆 支持 是 二, 翻倍-sided 所以-dimms (四 rows populated). 这 intel
845mp/845mz chipset 记忆 接口 也 支持 能变的 页 sizes 的 2 kb, 4 kb, 8 kb, 和 16
kb. 页 大小 是 individually 选择 为 每 行 和 一个 最大 的 16 页 将 是 opened
同时发生地.
表格 1. ddr 记忆 capacity
技术 845mp/845mz 最大
64 mb 128 mb/128 mb
128 mb 256 mb/256 mb
256 mb 512 mb/512 mb
512 mb 1 gb/ 512 mb
这 记忆 接口 提供 optional ecc 错误 checking 为 dram 数据 integrity. 在 dram
写, ecc 是 发生 在 一个 qword (64 位) 基准. 因为 这 intel
845mp/845mz chipset mch-
m stores 仅有的 全部 cache 线条 在 它的 内部的 缓存区, partial qword 写 initially 导致 一个 读 的 这
underlying 数据, 和 它们的 写-后面的 在 记忆 是 非 不同的 从 那 的 一个 完全 cache 线条.
在 dram 读 和 这 读 的 这 数据 那 underlies partial 写, 这 mch-m 支持
发现 的 单独的-位 和 多样的-位 errors, 和 将 准确无误的 单独的 位 errors 当 纠正 是
使能.