www.datasheet4u.com
Realtek
Rtd2523/2513
17
4.5 一个u至-调整ment
那里是two主要的独立auto-adj美国tment功能supportedbyRtd,包含
auto-positi在 &放大; auto-tracking. 这 operation 程序 是 作 following;
自动-Positi在
1.定义这RGB颜色噪音毫安rg在(7b,7c,7d):当thevalue的颜色channelR或者G或者B是
greater 比these 非isem一个rgins, 一个 valid pixel 是 建立.
2.定义thethreshold-pixel 为 vertical boundary搜索 (7c[1:0]).
3.定义the boundarywindow 的 searching(75 ~ 7一个) 为 horizontal boundary搜索.
4.星tauto-function (7F[0]) .
5.这 result 能 是 读 从 register (80~87).
自动-追踪ing
1.设置t在g这 控制-registers (7f) 为 这 函数 (auto-阶段, 自动-balance) accordingto 这
控制-T能.
2.定义the diff-threshold (7e).
3.定义the boundarywindow 的 searching(75 ~ 7一个) 为trackingwindow.
4.星tauto-function (7F[0]) .
5.这 result 能 是 读 从 register (88~8b).
4.6 pll system
Inside 这Rtd, 那里 是three pLLsystems 为 display时钟 和 一个Dc 样本 时钟.
DClk pll
PLL提供 一个wide range 的 用户-programmable frequencysynthesis 选项, 和 这 为mula 作
following; 这 frequency在之前Vco_分隔m美国t是 50mHz~450mhz.
dclk = fin * dpm / dpn / vco_分隔,
meanwhile,Fin=24.576mhz,这dpll_m[7:0]&放大;dpll_n[5:0]是 这8-位M&放大;6-位
n 值 的 dclk. dpm=dpll_m[7:0]+2, dpn=dpll_n[5:0]+2.
的 航线,you 能 强迫 这个 时钟 从 externaloscillators through 管脚 reFCLk 为y我们的 自己的
applications.
clk pll
REFCLK1
控制 bit0
内部的 clk
控制 bit1
Figure11Pll system内容rolDiagram
展开-规格trum functi在是 也 build 在DCLK至 减少 emIwhile usingtcon.You 能 control
这 ssp_I, ssp_W, 和 fmdIVto fine-tunethe emi.
: 点此下载
