lpc2101_02_03_1 © koninklijke 飞利浦 electronics n.v. 2006. 所有 权利 保留.
初步的 数据 薄板 rev. 01 — 18 january 2006 15 的 32
飞利浦 半导体
lpc2101/2102/2103
单独的-碎片 16-位/32-位 微控制器
•
联合的 spi 主控 和 从动装置.
•
最大 数据 位 比率 的 一个 eighth 的 这 输入 时钟 比率.
6.12 ssp 串行 i/o 控制
这 lpc2101/2102/2103 各自 包含 一个 ssp. 这 ssp 控制 是 有能力 的
运作 在 一个 spi, 4-线 ssi, 或者 Microwire 总线. 它 能 interact 和 多样的 masters 和
slaves 在 这 总线. 不管怎样, 仅有的 一个 单独的 主控 和 一个 单独的 从动装置 能 communicate 在
这 总线 在 一个 给 数据 转移. 这 ssp 支持 全部 duplex transfers, 和 数据
frames 的 4 位 至 16 位 flowing 从 这 主控 至 这 从动装置 和 从 这 从动装置 至 这
主控. 常常 仅有的 一个 的 这些 数据 streams carries meaningful 数据.
6.12.1 特性
•
兼容 和 motorola spi, 4-线 德州仪器’s ssi 和 国家的 半导体’s
microwire buses.
•
同步的 串行 交流.
•
主控 或者 从动装置 运作.
•
8-框架 fifos 为 两个都 transmit 和 receive.
•
四 位 至 16 位 每 框架.
6.13 一般 目的 32-位 计时器/外部 事件 counters
这 计时器/计数器 是 设计 至 计数 循环 的 这 附带的 时钟 (pclk) 或者 一个
externally 有提供的 时钟 和 optionally 发生 中断 或者 执行 其它 actions 在
specified 计时器 值, 为基础 在 四 相一致 寄存器. 它 也 包含 四 俘获 输入
至 trap 这 计时器 值 当 一个 输入 信号 transitions, optionally generating 一个 中断.
多样的 管脚 能 是 选择 至 执行 一个 单独的 俘获 或者 相一致 函数, 供应 一个
应用 和 ‘or’ 和 ‘and’, 作 好 作 ‘broadcast’ 功能 among 它们.
这 lpc2101/2102/2103 能 计数 外部 events 在 一个 的 这 俘获 输入 如果 这
最小 外部 脉冲波 是 equal 或者 变长 比 一个 时期 的 这 pclk. 在 这个 configuration,
unused 俘获 线条 能 是 选择 作 regular 计时器 俘获 输入 或者 使用 作 外部
中断.
6.13.1 特性
•
一个 32-位 计时器/计数器 和 一个 可编程序的 32-位 预分频器.
•
外部 事件 计数器 或者 计时器 运作.
•
四 32-位 俘获 途径 每 计时器/计数器 那 能 引领 一个 snapshot 的 这 计时器
值 当 一个 输入 信号 transitions. 一个 俘获 事件 将 也 optionally 发生
一个 中断.
•
四 32-位 相一致 寄存器 那 准许:
–
持续的 运作 和 optional 中断 一代 在 相一致.
–
停止 计时器 在 相一致 和 optional 中断 一代.
–
重置 计时器 在 相一致 和 optional 中断 一代.
•
四 外部 输出 每 计时器/计数器 相应的 至 相一致 寄存器, 和 这
下列的 能力:
–
设置 低 在 相一致.