A43L8316
初步的 (april, 2000, 版本 1.0) 3
amic 技术, 公司
管脚 描述
标识 名字 描述
CLK 系统 时钟 起作用的 在 这 积极的 going 边缘 至 样本 所有 输入.
CS
碎片 选择
使不能运转 或者 使能 设备 运作 用 masking 或者 enabling 所有 输入 除了
clk, cke 和 l(u)dqm
CKE 时钟 使能
masks 系统 时钟 至 freeze 运作 从 这 next 时钟 循环.
cke 应当 是 使能 在 least 一个 时钟 +tss 较早的 至 新 command.
使不能运转 输入 缓存区 为 电源 向下 在 备用物品.
a0~a8/ap 地址
行 / column 地址 是 多路复用 在 这 一样 管脚.
行 地址 : ra0~ra8, column 地址: ca0~ca7
BA bank 选择 地址
选择 bank 至 是 使活动 在 行 地址 获得 时间.
选择 带宽 为 读/写 在 column 地址 获得 时间.
RAS
行 地址 strobe
latches 行 地址 在 这 积极的 going 边缘 的 这 clk 和 RAS 低.
使能 行 进入 &放大; precharge.
CAS
column 地址
Strobe
latches column 地址 在 这 积极的 going 边缘 的 这 clk 和 CAS 低.
使能 column 进入.
我们
写 使能 使能 写 运作 和 行 precharge.
l(u)dqm
数据输入/输出
掩饰
制造 数据 输出 hi-z, t shz 之后 这 时钟 和 masks 这 输出.
blocks 数据 输入 当l(u)dqm 起作用的.
DQ
0-15
数据输入/输出 数据 输入/输出 是 多路复用 在 这 一样 管脚.
vdd/vss
电源
供应/地面
电源 供应: +3.3v
±
0.3v/地面
vddq/vssq
数据 输出
电源/地面
提供 分开的 电源/地面 至dqs 为 改进 噪音 免除.
nc/rfu 非 连接
: 点此下载
