a67l83161/a67l83181/
a67l73321/a67l73361 序列
256k x 16/18, 128k x 32/36
初步的 lvttl, 流动-通过 dba
TM
SRAM
初步的 (九月, 1999, 版本 0.1) 1
amic 技术, 公司
dba 和 直接 总线 alternation 是 商标 的 amic 技术, inc
特性
n
快 进入 时间: 10/11/12ns
(100, 90, 83 mhz)
n
直接 总线 alternation 在 读 和 写
循环 准许 100% 总线 utilization
n
信号 +3.3v
±
5% 电源 供应
n
单独的 字节 写 控制 能力
n
时钟 使能 (
CEN
) 管脚 至 使能 时钟 和 suspend
行动
n
时钟-控制 和 注册 地址, 数据 和
控制 信号
n
注册 输出 为 pipelined 产品
n
三 独立的 碎片 使能 准许 宽 范围 的
选项 为 ce 控制, 地址 pipelining
n
内部 自-安排时间 写 循环
n
可选择的 burst 模式 (直线的 或者 interleaved)
n
睡眠 模式 (zz 管脚) 提供
n
有 在 100 管脚 lqfp 包装
一般 描述
这 amic 直接 总线 alternation™ (dba™) sram
家族 雇用 高-速, 低-电源 cmos 设计
使用 一个 先进的 cmos 处理.
这 a67l83161, a67l83181, a67l73321, a67l73361
srams 合并 一个 256k x 16, 256k x 18, 128k x 32 或者
128k x 36 sram 核心 和 先进的 同步的
附带的 电路系统 和 一个 2-位 burst 计数器. 这些
srams 是 优化 为 100 百分比 总线 utilization
没有 这 嵌入 的 任何 wait 循环 在 写-
读 alternation. 这 积极的 边缘 triggered 单独的
时钟 输入 (clk) 控制 所有 同步的 输入
passing 通过 这 寄存器. 这 同步的 输入
包含 所有 地址, 所有 数据 输入, 起作用的 低 碎片
使能 (
CE
), 二 额外的 碎片 使能 为 容易 depth
expansion (ce2,
CE2
), 循环 开始 输入 (adv/
LD
),
同步的 时钟 使能 (
CEN
), 字节 写 使能
(
BW1
,
BW2
,
BW3
,
BW4
) 和 读/写 (r/
W
).
异步的 输入 包含 这 输出 使能 (
OE
),
时钟 (clk), 睡眠 模式 (zz, 系 低 如果 unused) 和
burst 模式 (模式). burst 模式 能 提供 也
interleaved 或者 直线的 运作, burst 运作 能 是
initiated 用 同步的 地址 进步/加载
(adv/
LD
) 管脚 在 低 状态. subsequent burst 地址
能 是 内部 发生 用 这 碎片 和 控制 用
这 一样 输入 管脚 adv/
LD
在 高状态.
写 循环 是 内部 自-时间 和 同步的
和 这 rising 边缘 的 这 时钟 输入 和 当 r/
W
是
低. 这 特性 simplified 这 写 接口. 单独的
字节 使能准许 单独的 字节 至 是 写.
BW1
控制 i/oa 管脚;
BW2
控制 i/ob 管脚;
BW3
控制 i/oc 管脚; 和
BW4
控制 i/od 管脚. 循环
类型 能 仅有的 是 定义 当 一个 地址 是 承载,
i.e., 当 adv/
LD
是 低. parity/ecc 位 是 仅有的
有 在 这 x18/36 版本.
这 sram 运作 从 一个 +3.3v 电源 供应, 和 所有
输入 和 输出 是 lvttl-兼容. 这 设备 是
ideally suited 为 高 带宽 utilization 系统.
: 点此下载
