a67l83161/a67l83181/
a67l73321/a67l73361 序列
初步的 (九月, 1999, 版本 0.1) 5
amic 技术, 公司
管脚 描述
管脚 非. 标识 描述
lqfp (x16/x18) lqfp (x32/x36)
37
36
35,34,33,32,
100,99,82,81,
44,45,46,47,
48,49,50
80
37
36
35,34,33,32,
100,99,82,81,
44,45,46,47,
48,49,50
A0
A1
a2 - a16
A17
同步的 地址输入 : 这些 输入 是 注册
和 必须 满足 这 建制 和 支撑 时间 周围 这 rising
边缘 的 clk. 管脚 83 和 84 是 保留 作 地址 位
为 高等级的-密度 9mb 和 18mb dbasrams, 各自.
a0 和 a1 是 这 二 lest 重大的 位 (lsb) 的 这
地址 地方 和 设置 这 内部的 burst 计数器 如果 burst 是
desired.
93 (
BW1
)
94 (
BW2
)
93 (
BW1
)
94 (
BW2
)
95 (
BW3
)
96 (
BW4
)
BW1
BW2
BW3
BW4
同步的 字节 写使能 : 这些 起作用的 低 输入
准许 单独的 字节 至 是 写 当 一个 写 循环 是
起作用的 和 必须 满足 这 建制 和 支撑 时间 周围 这
rising 边缘 的 clk. 字节写 需要 至 是 asserted 在
这 一样 循环 作 这 地址,
BWs
是 有关联的 和
地址 和 应用 至 subsequent 数据.
BW1
控制 i/Oa
管脚;
BW2
控制 i/ob 管脚;
BW3
控制 i/oc 管脚;
BW4
控制 i/od 管脚.
89 89
CLK
时钟 : 这个 信号 寄存器 这 地址, 数据, 碎片
使能, 字节 写 使能 和 burst 控制 输入 在 它的
rising 边缘. 所有 同步的 输入 必须 满足 建制 和
支撑 时间 周围 这 时钟’s rising 边缘.
98 98 CE 同步的 碎片使能 : 这个 起作用的 低 输入 是 使用 至
使能 这 设备. 这个 输入 是 抽样 仅有的 当 一个 新
外部 地址 是 承载 (adv/
LD
低).
92 92 CE2 同步的 碎片使能 : 这个 起作用的 低 输入 是 使用 至
使能 这 设备 和 是 抽样 仅有的 当 一个 新 外部
地址 是 承载 (adv/
LD
低). 这个 输入 能 是 使用
为 记忆 depth expansion.
97 97 CE2 同步的 碎片使能 : 这个 起作用的 高 输入 是 使用 至
使能 这 设备 和 是 抽样 仅有的 当 一个 新 外部
地址 是 承载 (adv/
LD
低). 这个 输入 能 是 使用
为 记忆 depth expansion.
86 86
OE
输出使能 : 这个 起作用的 低 异步的 输入 使能
这 数据 i/o 输出 驱动器.
85 85 adv/
LD
同步的 地址 进步/加载 : 当 高, 这个
输入 是 使用 至 进步 这 内部的 burst 计数器,
controlling burst 进入 之后 这 外部 地址 是 承载.
当 高, r/
W
是 ignored. 一个 低 在 这个 管脚 准许 一个
新 地址 至 是 承载 在 clk rising 边缘.