6A259
8-位 addressable
dmos 电源 驱动器
www.allegromicro.com
函数的 描述 和 输入 (所需的)东西
四 模式 的 运作 是 可选择的 用 controlling 这
clear 和 使能 输入 作 显示 在之上.
在 这 addressable-获得 模式, 数据 在 这 数据 输入 是
写 在 这 addressed transparent 获得. 这 addressed
输出 inverts 这 数据 输入 和 所有 其它 输出 remaining
在 它们的 previous states.
在 这 记忆 模式, 所有 输出 仍然是 在 它们的 previous
states 和 是 unaffected 用 这 数据 或者 地址 (s
n
) 输入.
至 阻止 进去 erroneus 数据 在 这 latches, 使能
应当 是 使保持 高 当 这 地址 线条 是 changing.
在 这 demultiplexing/解码 模式, 这 addressed
输出 inverts 这 数据 输入 和 所有 其它 输出 是 止.
在 这 clear 模式, 所有 输出 是 止 和 是 unaffected
用 这 数据 或者 地址 (s
N
) 输入.
给 这 适合的 输入, 当 数据 是 低 为 一个
给 地址, 这 输出 是 止; 当 数据 是 高, 这
输出 是 在 和 能 下沉 电流.
数据 输入 (所需的)东西
数据 起作用的 时间 在之前 使能
(数据 设置-向上 时间), t
su(d)
..............................................
20 ns
数据 起作用的 时间 之后 使能
(数据 支撑 时间), t
h(d)
...................................................
20 ns
数据 脉冲波 宽度, t
w(d)
.......................................................
40 ns
输入 逻辑 高, v
IH
................................................
≥
0.85v
DD
输入 逻辑 低, v
IL
.................................................
≤
0.15v
DD
50%
dwg. wp-037
使能
数据
50%
w(d)
t
su(d)
t
h(d)
t
PHL
t
PLH
t
50%
ADDRESSED
输出
dwg. wp-036
10%
90%
f
t
r
t
使能
数据
输出 切换 时间
逻辑 标识
G8
Z9
9,0d
10,0r
输出
0
输出
1
输出
2
输出
3
输出
4
输出
5
输出
6
输出
7
S
1
S
2
数据
使能
Dw
g. fp-046-2
0
2
S
0
CLEAR
Z10
8m 0/7
9,1d
10,1r
9,2d
10,2r
9,3d
10,3r
9,4d
10,4r
9,5d
10,5r
9,6d
10,6r
9,7d
10,7r
: 点此下载
