80960ha/hd/ht
2
进步 信息
数据手册
在 增加 至 expanded 时钟 频率 选项, 这 80960Hx 提供 essential 增强 为
一个 emerging 类 的 高-效能 embedded 产品. 特性 包含 一个 大
操作指南 cache, 数据 cache, 和 数据 内存 比 任何 其它 80960 处理器 至 日期. 它 也 boasts
一个 32-位 demultiplexed 和 pipelined burst 总线, 快 中断 mechanism, guarded 记忆 单位,
wait 状态 发生器, 双 可编程序的 计时器, ONCE 和 IEEE 1149.1-一致的 boundary scan
测试 和 debug 支持, 和 新 说明.
2.1 这 i960
®
处理器 家族
这 i960 处理器 家族 是 一个 32-位 RISC architecture 创建 用 Intel 至 提供 这 needs 的
embedded 产品. 这 embedded market 包含 产品 作 diverse 作 工业的
automation, avionics, image 处理, graphics 和 communications.
因为 所有 members 的 这 i960 处理器 家族 share 一个 一般 核心 architecture, i960
产品 是 代号-兼容. 各自 新 处理器 在 这 家族 adds 它的 自己的 特定的 设置 的
功能 至 这 核心 至 satisfy 这 needs 的 一个 明确的 应用 或者 范围 的 产品 在 这
embedded market.
2.2 关键 80960Hx 特性
2.2.1 执行 Architecture
独立 操作指南 paths inside 这 处理器 准许 这 执行 的 多样的, 输出-的-sequence
说明 每 时钟. 寄存器 和 resource scoreboarding interlocks 维持 这 logical integrity
的 sequential 说明 那 是 正在 executed 在 并行的. 至 支持 执行 的 多样的
说明 在 各自 时钟 循环, 这 处理器 decodes 多样的 说明 在 并行的 和
同时发生地 issues 这些 说明 至 并行的 处理 单位. 这 各种各样的 处理 单位
是 然后 能 至 independently 进入 操作指南 operands 在 并行的 从 一个 一般 寄存器 设置.
Local 寄存器 Cache 整体的 在-碎片 提供 自动 寄存器 管理 在 call/返回
说明. 在之上 一个 call 操作指南, 这 处理器 allocates 一个 设置 的 local 寄存器 为 这 called
程序, 然后 stores 这 寄存器 为 这 previous 程序 在 这 在-碎片 寄存器 cache. 作
额外的 程序 是 called, 这 cache stores 这 有关联的 寄存器 此类 那 这 大多数 recently
called 程序 是 这 第一 有 用 这 next 返回 (
ret
) 操作指南. 这 处理器 能 store 向上 至
fifteen 寄存器 sets, 之后 这个 这 oldest sets 是 贮存 (spilled) 在 外部 记忆.
这 80960Hx 支持 这 80960 architecturally-定义 branch prediction mechanism. 这个
准许 许多 分支 至 execute 和 非 pipeline 破裂. 和 这 80960Hx’s 效率高的 pipeline, 一个
branch 能 引领 作 few 作 零 clocks 至 execute. 这 最大 penalty 为 一个 incorrect prediction
是 二 核心 clocks.
2.2.2 pipelined, Burst 总线
一个 32-位 高 效能 总线 控制 接口 这 80960Hx 核心 至 这 外部 记忆 和
peripherals. 这 总线 控制 单位 特性 一个 最大 转移 比率 的 160 Mbytes 每 第二 (在 一个
40 MHz 外部 总线 时钟 频率). 一个 关键 有利因素 的 这个 设计 是 它的 versatility. 这 用户
能 independently 程序 这 物理的 和 logical attributes 的 系统 记忆. 物理的
attributes 包含 wait 状态 profile, 总线 宽度, 和 parity. Logical attributes 包含 cacheability
和 Big 或者 Little Endian 字节 顺序. 内部 可编程序的 wait states 和 16 separately
configurable 物理的 记忆 regions 准许 这 处理器 至 接口 和 一个 多样性 的 记忆
: 点此下载
