aeroflex 电路 技术
scd5230 rev 1 12/22/98 plainview ny (516) 694-6700
2
描述
这 act5230 是 一个 高级地 整体的 superscalar
微处理器 那 实现 一个 superset 的 这
mips iv 操作指南 设置 architecture(isa). 它 有 一个
高 效能 64-位 integer 单位, 一个 高
throughput, 全部地 pipelined 64-位 floating 要点 单位,
一个 运行 系统 friendly 记忆 管理
单位 和 一个 48-entry 全部地 associative tlb, 一个 16 kbyte
2-方法 设置 associative 操作指南 cache, 一个 16 kbyte
2-方法 设置 associative 数据 cache, 和 一个
高-效能 32-位 系统 接口. 这
act5230 能 公布 两个都 一个 integer 和 一个 floating
要点 操作指南 在 这 一样 循环.
这 act5230 是 ideally suited 为 高-终止
embedded 控制 产品 此类 作
internetworking, 高 效能 image
manipulation, 高 速 printing, 和 3-d
visualization.
硬件 overview
这 act5230 提供 一个 高-水平的 的 integration
targeted 在 高-效能 embedded
产品. 一些 的 这 关键 elements 的 这
act5230 是 briefly 描述 在下.
superscalar dispatch
这 act5230 有 一个 效率高的 asymmetric
superscalar dispatch 单位 这个 准许 它 至 公布 一个
integer 操作指南 和 一个 floating-要点 computation
操作指南 同时发生地. 和 遵守 至
superscalar 公布, integer 说明 包含 alu,
branch, 加载/store, 和 floating-要点 加载/store,
当 floating-要点 computation 说明 包含
floating-要点 增加, 减去, 联合的 乘以-增加,
converts, 等 在 结合体 和 它的 高 throughput
全部地 pipelined floating-要点 执行 单位, 这
superscalar 能力 的 这 act5230 提供
unparalleled 价格/效能 在 computationally
intensive embedded 产品.
cpu 寄存器
像 所有 mips isa processors, 这 act5230 cpu
有 一个 简单的, clean 用户 visible 状态 consisting 的 32
一般 目的 寄存器, 二 特定的 目的
寄存器 为 integer multiplication 和 分隔, 一个
程序 计数器, 和 非 情况 代号 位.
Pipeline
为 integer 行动, 负载, stores, 和 其它
非-floating-要点 行动, 这 act5230 使用 这
简单的 5-平台 pipeline 也 建立 在 这 qed
电路 r4600, r4700, 和 r5000. 在 增加 至 这个
标准 pipeline, 这 act5230 使用 一个 扩展
七 平台 pipeline 为 floating-要点 行动.
像 这 qed r5000, 这 act5230 做 模拟的 至
物理的 转变 在 并行的 和 cache 进入.
integer 单位
像 这 qed r5000, 这 act5230 实现
这 mips iv 操作指南 设置 architecture, 和 是
因此 全部地 upward 兼容 和 产品
那 run 在 processors implementing 这 早期
一代 mips i-iii 操作指南 sets. additionally,
这 act5230 包含 二 implementation 明确的
说明 不 建立 在 这 baseline mips iv isa
但是 那 是 有用的 在 这 embedded market 放置.
描述 在 detail 在 这 qed rm5230 数据手册,,
这些 说明 是 integer 乘以-accumulate
和 3-operand integer 乘以.
这 act5230 integer 单位 包含 thirty-二
一般 目的 64-位 寄存器, 一个 加载/store
architecture 和 单独的 循环 alu 行动 (增加,
sub, logical, 变换) 和 一个 autonomous 乘以/分隔
单位. 额外的 寄存器 resources 包含: 这 hi/lo
结果 寄存器 为 这 二-operand integer 乘以/
分隔 行动, 和 这 程序 计数器(pc).
寄存器 文件
这 act5230 有 thirty-二 一般 目的
寄存器 和 寄存器 location 0 hard 连线的 至 零.
这些 寄存器 是 使用 为 scalar integer
行动 和 地址 计算. 这 寄存器 文件
有 二 读 端口 和 一个 写 端口 和 是 全部地
绕过 至 降低 运作 latency 在 这
pipeline.
ALU
这 act5230 alu 组成 的 这 integer adder/
subtractor, 这 逻辑 单位, 和 这 shifter. 这 adder
执行 地址 calculations 在 增加 至
arithmetic 行动, 这 逻辑 单位 执行 所有
logical 和 零 变换 数据 moves, 和 这 shifter
执行 shifts 和 store 排成直线 行动. 各自
的 这些 单位 是 优化 至 执行 所有 行动 在
一个 单独的 处理器 循环
为 detail 信息 关于 这 运作 的
这 quantum 效应 设计 (qed) riscmark
RM5230
, 32-位 superscalar 微处理器 看
这 qed 数据手册 (修订 1.2 july 1998).
: 点此下载
