AD1854
–
9
–
rev. 一个
t
DLS
BCLK
l/
R
CLK
SDATA
left-justified
模式
SDATA
正确的-justified
模式
LSB
SDATA
I
2
s-justified
模式
t
DBH
t
DBP
t
DBL
t
DDS
MSB
msb-1
t
DDH
t
DDS
MSB
t
DDH
t
DDS
t
DDS
t
DDH
t
DDH
MSB
图示 9. 串行 数据 端口 定时
BCLK
l/
R
CLK
SDATA
left-justified
dsp 串行
端口 样式 模式
msb-1
t
DBH
t
DBP
t
DBL
t
DLS
t
DLH
t
DDS
t
DDH
MSB
图示 10. 串行 数据 端口 定时
–
dsp 串行 端口 样式 模式
pd/RST
MCLK
t
PDRP
t
DMP
t
DMH
t
DML
图示 11.
电源-向下/重置
定时
定时 图解
这 串行 数据 端口 定时 是 显示 在 计算数量 9 和 10. 这
最小 位 时钟 hi pulsewidth 是 t
DBH
和 这 最小 位
时钟 lo pulsewidth 是 t
DBL
. 这 最小 位 时钟 时期 是
t
DBP
. 这 left/正确的 时钟 最小 建制 时间 是 t
DLS
和 这
left/正确的 时钟 最小 支撑 时间 是 t
DLH
. 这 串行 数据
最小 建制 时间 是 t
DDS
和 这 最小 串行 数据 支撑
时间 是 t
DDH
.
这 电源-向下/重置 定时 是 显示 在 图示 11. 这 迷你-
mum 重置 lo 脉冲波 宽度 是 t
PDRP
(四 mclk 时期) 至
accomplish 一个 successful ad1854 重置 运作.
: 点此下载
