AD28msp01
rev. 一个
–9–
控制 寄存器 4 地址 = 0x04
这个 寄存器 是 这
receive 阶段 调整 寄存器
和 它 是 使用 至:
• 改变 这 阶段 的 这 receive clocks (rbaud, rbit, rconv)
000000000000000
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
0
0 – 阶段 进步
1 – 阶段 retard
p7-0
阶段 变换 巨大
这 数量 的 时间 slipped
或者 先进的 是 定义 作
这个 号码 represented 用
p7-p0 时间 这 主控
时钟 时期.
once 你 有 写 一个 值 至 这 寄存器, subsequent 写 是 ignored 直到 这 寄存器 是 finished incrementing/decrementing
至 零.
这 阶段 进步 或者 slip 是 equal 至 这 主控 时钟 时期 (13.824 mhz) multiplied 用 这 signed-巨大 9-位 值 在
控制 寄存器 4. 这 ad28msp01 decrements 控制 寄存器 4 作 它 adjusts 这 阶段 的 rconv. 控制 寄存器 4 将 equal
零 当 这 阶段 变换 是 完全.
控制 寄存器 5 地址 = 0x05
这个 寄存器 是 这
transmit 阶段 调整 寄存器
和 它 是 使用 至:
• 改变 这 阶段 的 这 transmit clocks (tbaud, tbit, tconv)
000000000000000
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
0
0 – 阶段 进步
1 – 阶段 retard
p7-0
阶段 变换 巨大
这 数量 的 时间 slipped
或者 先进的 是 定义 作
这个 号码 represented 用
p7-p0 时间 这 主控
时钟 时期.
这个 寄存器 必须 是 equal 至 零 在之前 它的 值 能 是
changed. once 你 有 写 一个 值 至 这 寄存器, subse-
quent 写 是 ignored 直到 这 寄存器 是 finished incrementing/
decrementing 至 零.
这 阶段 进步 或者 slip 是 equal 至 这 主控 时钟 时期
(13.824 mhz) multiplied 用 这 signed-巨大 9-位 值 在
控制 寄存器 5. 这 ad28msp01 decrements 控制 regis-
ter 5 作 它 adjusts 这 阶段 的 tconv. 控制 寄存器 5 将
equal 零 当 这 阶段 变换 是 完全.
软 resets
确实 情况 导致 这 ad28msp01 至 执行 一个
软 重置;
这 dsp 是 重置 但是 这 控制 寄存器 值 做 不 改变.
表格 i 显示 当 一个 软 重置 是 造成 用 changing 这 值
的 确实 控制 寄存器 位 当 这 设备 是 运行.
当 这些 位 是 修改, 这 ad28msp01 将 执行 一个
软 重置 和 开始 向上 又一次 在 这 新 配置. 保留
位 在 这 控制 寄存器 应当 总是 是 设置 至 零.
表格 i. 软 重置
位 Configures
控制 寄存器 0, sr1–sr0 抽样 比率
控制 寄存器 0, op2–op0 时钟 一代 运行 模式
(async-至-v.32 或者 v.32-至-async)
控制 寄存器 0, ts3–ts0 tsync 比率
控制 寄存器 1, fb2–fb0 过滤 绕过 配置
控制 寄存器 1, sa87 抽样 比率 范围调整 用 8/7
数据 寄存器
这 ad28msp01 包含 四 数据 寄存器.
数据 寄存器 0 地址 = 0x06
dac 输入 寄存器 (写-仅有的): 这 16-位 twos complement
值 写 至 这个 寄存器 是 输入 至 这 ad28msp01’s
数字的-至-相似物 转换器.