rev. 0
ADV7183
–7–
管脚 函数 描述
管脚 Mnemonic 输入/输出 函数
1 vs/vactive O vs 或者 vertical 同步. 一个 双-函数 管脚, (om_sel[1:0] = 0, 0) 是 一个
输出 信号 那 indicates 一个 vertical 同步 和 遵守 至 这 yuv pixel
数据. 这 起作用的 时期 的 这个 信号 是 六 线条 的 video 长. 这 极性
的 这 vs 信号 是 控制 用 这 pvs 位. vactive (om_sel[1:0] =
1, 0 或者 0, 1) 是 一个 输出 信号 那 是 起作用的 在 这 起作用的/viewable
时期 的 一个 video 地方. 这 极性 的 vactive 是 控制 用 pvs 位.
2 hs/hactive O hs 或者horizontal 同步. 一个 双-函数 管脚, (om_sel[1:0] = 0, 0) 是 一个
可编程序的 horizontal 同步 输出 信号. 这 rising 和 下落 edges
能 是 控制 用 hsb[9:0] 和 hse[9:0] 在 步伐 的 2 llc1. 这极性
的 这 hs 信号 是 控制 用 这 phs 位. hactive (om_sel[1:0] =
1, 0 或者 0, 1) 是 一个 输出 信号 那 是 起作用的 在 这 起作用的/viewable
时期 的 一个 video 线条. 这 起作用的 portion 的 一个 video 线条 是 可编程序的 在
这 adv7183. 这 极性 的 hactive 是 控制 用 phs 位.
3, 14 DVSSIO G 数字的 i/o 地面
4, 15 DVDDIO P 数字的 i/o 供应 电压 (3.3 v)
5–8, 19–24, P15–P0 O video pixel 输出 端口. 8-位 多路复用 ycrcb pixel 端口 (p15–p8),
32, 33, 73–76 16-位 ycrcb pixel 端口 (p15–p8 = y 和 p7–p0 = cb,cr).
9, 31, 71 DVSS1–3 G 地面 为 数字的 供应
10, 30, 72 DVDD1–3 P 数字的 供应 电压 (3.3 v)
11 AFF O almost 全部 标记. 一个 先进先出 控制 信号 表明 当 这 先进先出 有
reached 这 almost 全部 余裕 设置 用 这 用户 (使用 ffm[4:0]). 这 极性
的 这个 信号 是 控制 用 这 pff 位.
12 hff/qclk/gl i/o half 全部 标记. 一个 multifunction 管脚, (om_sel[1:0] = 1, 0) 是 一个 先进先出
控制 信号 那 indicates 当 这 先进先出 是 half 全部. 这 qclk
(om_sel[1:0] = 0, 1) 管脚 函数 是 一个 qualified pixel 输出 时钟 当
使用 先进先出 scapi 模式. 这 gl (om_sel[1:0] = 0, 0) 函数
(genlock 输出) 是 一个 信号 那 包含 一个 串行 stream 的 数据 那 contains
信息 为 locking 这 subcarrier 频率. 这 极性 的 hff 信号
是 控制 用 pff 位.
13 AEF O almost empty 标记. 一个 先进先出 控制 信号, 它 indicates 当 这 先进先出
有 reached 这 almost empty 余裕 设置 用 这 用户 (使用 ffm[4:0]). 这
极性 的 这个 信号 是 控制 用 pff 位.
16 CLKIN I 异步的 先进先出 时钟. 这个 异步的 时钟 是 使用 至 输出
数据 面向 这 p19-p0 总线 和 其它 控制 信号.
17, 18, 34, 35 gpo[3:0] O 一般-目的 输出 控制 通过 i
2
C
25 LLCREF O 时钟 涉及 输出. 这个 是 一个 时钟 qualifier distributed 用 这 inter-
nal cgc 为 一个 数据 比率 的 llc2. 这 极性 的 llcref 是 控制
用 这 pllcref 位.
26 LLC2 O 线条-锁 时钟 系统 输出 时钟/2 (13.5 mhz)
27 llc1/pclk O 线条-锁 时钟 系统 输出 时钟. 一个 双-函数 管脚
(27 mhz
±
5%)
或者 一个 先进先出 输出 时钟 ranging 从 20 mhz 至 35 mhz.
28 XTAL1 O 第二 终端 为 结晶 振荡器; 不 连接 如果 外部 时钟
源 是 使用.
29 XTAL I 输入 终端 为 27 mhz 结晶 振荡器 或者 连接 为 外部
振荡器 和 cmos-兼容 正方形的 波 时钟 信号
36
PWRDN
I 电源-向下 使能. 一个 logical 低 将 放置 部分 在 一个 电源-向下 状态.
37 ELPF I 这个 管脚 是 使用 为 这 外部 循环 过滤 那 是 必需的 为 这 llc pll.
38 PVDD P
39 PVSS G
: 点此下载
