首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:122175
 
资料名称:AD7183
 
文件大小: 484.48K
   
说明
 
介绍:
Advanced Video Decoder with 10-Bit ADC and Component Input Support
 
 


: 点此下载
  浏览型号AD7183的Datasheet PDF文件第4页
4
浏览型号AD7183的Datasheet PDF文件第5页
5
浏览型号AD7183的Datasheet PDF文件第6页
6
浏览型号AD7183的Datasheet PDF文件第7页
7

8
浏览型号AD7183的Datasheet PDF文件第9页
9
浏览型号AD7183的Datasheet PDF文件第10页
10
浏览型号AD7183的Datasheet PDF文件第11页
11
浏览型号AD7183的Datasheet PDF文件第12页
12
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
rev. 0–8–
ADV7183
管脚 函数 描述 (持续)
管脚 Mnemonic 输入/输出 函数
40, 47, 53, 56, AVSS G 地面 为 相似物 供应
63
41, 43, 45, 57, AVSS1–6 G 相似物 输入 途径. 地面 如果 单独的-结束 模式 是 选择. 这些
59, 61 管脚 应当 是 连接 直接地 至 refout 当 差别的 模式 是
选择.
42, 44, 46, 58, AIN1–6 I video 相似物 输入 途径
60, 62
48, 49 CAPY1–2 I 模数转换器 电容 网络
50 AVDD P 相似物 供应 电压 (5 v)
51 REFOUT O 内部的 电压 涉及 输出
52 CML O 一般模式 水平的 为 模数转换器
54, 55 CAPC1–2 I 模数转换器 电容 网络
64
重置
i/o 系统 重置 输入. 起作用的 低.
65 ISO I 输入 转变 在. 一个 低 至 高 转变 在 这个 输入 indicates 至 这
解码器 核心 那 这 输入 video 源 有 被 changed externally 和
configures 这 解码器 至 reacquire 这 新 定时 信息 的 这 新
源. 这个 是 有用的 在 产品 在哪里 外部 video muxes 是 使用.
这个 输入 给 这 有利因素 的 faster locking 至 这 外部 muxed
video 来源. 一个 低 至 高 转变 triggers 这个 输入.
66 ALSB I ttl 地址 输入. 选择 这 mpu 地址:
mpu 地址 = 88h alsb = 0, 使不能运转 i
2
c 过滤
mpu 地址 = 8ah alsb = 1, 使能 i
2
c 过滤
67 SDATA i/o mpu 端口 串行 数据 输入/输出
68 SCLK I mpu 端口 串行 接口 时钟 输入
69 vref/
VRESET
O vref 或者 vertical 涉及 输出 信号. indicates 开始 的 next 地方.
VRESET
或者 vertical 重置 输出 是 一个 信号 那 indicates 这 beginning
的 一个 新 地方. 在 scapi/capi 模式 这个 信号 是 一个 时钟 宽 和
起作用的 低 相关的 至 clkin. 它 立即 跟随 这
HRESET
pixel,
和 indicates 那 这 next 起作用的 pixel 是 这 第一 起作用的 pixel 的 这 next
地方.
70 href/
HRESET
O href 或者 horizontal 涉及 输出 信号. 一个 双-函数 管脚
(使能 当 线条-锁 接口 是 选择, om_sel[1:0] = 0,0),
这个信号 是 使用 至 表明 数据 在 这 yuv 输出. 这 积极的 斜度
indi
cates 这 beginning 的 一个 新 起作用的 线条; href 是 总是 720 y 样本
.
HRESET
或者 horizontal 重置 输出 (使能 当 scapi 或者
capi 是
选择, om_sel[1:0] = 0, 1 或者 1, 0) 是 一个 信号 那 indicates 这
beginning
的 一个 新 线条 的 video. 在 scapi/capi 这个 信号 是 一个 时钟
循环 宽
和 是 输出 相关的 至 clkin. 它 立即 跟随 这 last
起作用的 pixel
的 一个 线条. 这 极性 是 控制 通过 phvr.
77 RD I
异步的 先进先出 读 使能 信号. 一个 logical 高 在 这个 管脚 使能
一个 读 从 这 输出 的 这 先进先出.
78 DV O dv 或者 数据 有效的 输出 信号. 在 scapi/capi 模式, dv 执行 二
功能, 取决于 在 whether scapi 或者 capi 是 选择. 它 toggles
高 当 这 先进先出 有 reached 这 aff 余裕 设置 用 这 用户, 和
仍然是 高 直到 这 先进先出 是 empty. 这 alternative 模式 是 在哪里 它 能
是 使用 至 控制 先进先出 读 为 bursting 信息 输出 的 这 先进先出. 在
api 模式 dv indicates 有效的 数据 在 这 先进先出, 这个 包含 两个都 pixel
信息 和 控制 代号. 这 极性 的 这个 管脚 是 控制 通过pdv.
79
OE
I 输出 使能 控制 pixel 端口 输出. 一个 逻辑 高 将 三-状态
p19–p0.
80 地方 O odd/甚至 地方 输出 信号. 一个 起作用的 状态 indicates 那 一个 甚至
地方 是 正在 digitized. 这 极性 的 这个 信号 是 控制 用 这 pf 位.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com