ad720/ad721
rev. 0
–7–
颜色 burst
ntsc: 5.30
µ
s
pal: 5.46
µ
s
composite 同步 脉冲波
ntsc: 2.51
µ
s
pal: 2.25
µ
s
ntsc: 2.51
µ
s
pal: 2.25
µ
s
ntsc: 2.79
µ
s
pal: 3.21
µ
s
如果 这 trailing 边缘 的 一个 composite 同步 脉冲波 是 在里面
这个 window, 这 脉冲波 是 treated 作 一个 horizontal 同步 脉冲波.
如果 这 trailing 边缘 是 外部 这个 window, 这 脉冲波 是 treated
作 一个 equalizing 或者 blanking 脉冲波.
应用 这 ad720/ad721
图示 9 显示 这 应用 的 这 ad720 和 图示 10
显示 这 应用 的 这 ad721. 便条 那 这 ad720 和
ad721 differ 从 其它 相似物 encoders 因为 它们 是 直流
结合. 这个 意思 那, 为 例子, 这 预期的 rgb
输入 是 0 mv 至 714 mv 在 ntsc 和 0 mv 至 700 mv 在
pal. 这 luminance, chrominance, 和 composite 输出
是 也 直流 结合. 这些 输出 能 驱动 一个 75
Ω
反转-
terminated 加载. unused 输出 应当 是 terminated 和
150
Ω
电阻器.
这 rgb 数据 必须 是 有提供的 至 这 ad720/ad721 在
ntsc 或者 pal 比率, interlaced format. 各种各样的 vga 碎片 设置
vendors 支持 这个 模式 的 运作. 大多数 计算机 供应
rgb 输出 在 noninterlaced format 在 高等级的 数据 比率 比
ntsc 和 pal, 这个 意思 那 “outboard” encoders 必须
供应 一些 表格 的 定时 转换 在之前 这 rgb 数据
reaches 这 ad720/ad721.
便条 也 那 这 ad720/ad721 做 不 有 内部的 直流 res-
toration 和 做 不 接受 同步 在 绿色. 这 composite 同步
输入 是 一个 独立的, cmos logical-水平的 输入 和 必须 是 syn-
chronized 和 这 4fsc 输入, 这个 serves 作 这 主控 时钟
为 这 ad720/ad721.
这 ad720/ad721 做 不 执行 二 elements 的 这
pal 和 ntsc standards. 在 ntsc 运作, 它 做 不
支持 这 7.5 ire 单位 建制 (1 ire 单位 = 7.14 mv)—this
必须 是 增加 通过 软件 使用 这 rgb 输入. 许多 内存-
dacs, 此类 作 这 相似物 设备 adv471 和 adv478, 提供
一个 逻辑-可选择的 建制 模式. 在 pal 运作, 这 ad720/
ad721 做 不 执行 一个 25 hz subcarrier 补偿.
解耦 和 grounding
referring 至 这 管脚 描述, 这 ad720/ad721 使用 mul-
tiple 相似物 grounds, 数字的 grounds, 数字的 积极的 供应 在-
puts, 相似物 积极的 供应 输入, 和 相似物 负的 供应
输入 在 顺序 至 maximize 分开 在 相似物 和 数字的
信号 paths.
这 大多数 敏感的 输入 的 这 ad720/ad721 是 这 4fsc 管脚:
任何 噪音 在 这个 管脚 直接地 affects 这 subcarrier 和 导致
降级 的 这 picture. 数字的 和 相似物 grounds 应当
是 保持 独立的 和 brought 一起 在 一个 单独的 要点.
所有 电源 供应 管脚 应当 是 decoupled 使用 0.1
µ
f 陶瓷的
电容 located 作 关闭 至 这 ad720/ad721 作 可能. 在
增加, ferrite beads 将 是 slipped 在 这 电源 供应
leads 至 减少 高 频率 噪音.
如果 一个 高 速 内存-dac 是 使用 (e.g., 有能力 的 80 mhz 运算-
限定 和 subnanosecond 上升 时间), 小心 必须 是 带去 至
合适的 terminate 这 输入 打印-电路-板 查出 至 这
ad720/ad721. 否则, ringing 在 这些 查出 将 出现
和 导致 降级 的 这 picture.
产品 hints
在 应用 这 ad720/ad721, 问题 将 arise 预定的 至 在-
准确无误的 输入 信号. 一个 few 一般 situations follow.
fade 至 黑色 或者 white—invalid horizontal 同步 脉冲
一些 系统 生产 同步 脉冲 那 是 变长 或者 shorter
比 这 ntsc 和 pal standards 具体说明. 这 数字的 同步
separator 在 这 ad720/ad721 ignores horizontal 同步 脉冲
那 是 too 长 或者 too 短的. 图示 11 显示 这 定时 win-
dows 为 有效的 ntsc 和 pal horizontal 同步 脉冲.
图示 11. ntsc 和 pal 定时 为 有效的 horizontal
同步 脉冲
当 这 horizontal 同步 脉冲 是 too 长 或者 too 短的, 一个 直流
补偿 电压 (预定的 至 承担 存储) 增加 在 这 输出 的
这 抽样 数据 延迟 线条’s 自动-零 放大器. 正常情况下, 这个
补偿 电压 是 移除 在 这 beginning 的 每 线条, 作 signi-
fied 用 这 horizontal 同步 脉冲波. 没有 这 horizontal 同步
脉冲波, 这 直流 补偿 在 这 自动-零 放大器 增加 在
时间 (通常地 关于 三 至 five 分钟) 直到 它 overrides 这
luminance 信息. 这 终止 结果 是 一个 慢 fade 至 黑色 或者
白.
颜色 flickering—asynchronous 运作
这 ad720/ad721 需要 那 它的 4fsc 和 composite 同步
信号 是 同步. 在 大多数 系统, 当 这 二 信号
是 同步, 这 composite 同步 信号 是 发生 使用 一个
4fsc 信号 作 这 涉及. 之后 每 四 frames, 这
ad720/ad721 resets 这 阶段 quadrature 发生器. 当 这
csync 和 4fsc 是 同步, 这个 重置 是 transparent 至
这 系统 因为 这 涉及 阶段 做 不 改变. 当
这 csync 和 4fsc 是 不 同步, 这 区别
在 这 涉及 阶段 和 它的 新 值 在之上 重置 导致
一个 instantaneous 颜色 变换, 这个 呈现 作 一个 flickering 在 这
颜色.
adding ntsc 建制
这 easiest 方法 至 增加 这 7.5 ire 单位
1
建制 是 至 使用 一个
adv471/478 或者 adv477/475 或者 adv473 类型 内存-dac,
这个 有 一个 逻辑-可选择的 建制 (called “pedestal” 在 一些
数据 薄板 和 “setup” 在 其他).
颜色 fidelity
一个 源 阻抗 其它 比 37.5
Ω
(75
Ω
75
Ω
—a
反转-terminated 75
Ω
输入) 能 导致 errors 在 这 yuv
encoding 矩阵变换, 这个 是 basically resistive 和 取决于 在 这
准确无误的 源 阻抗 为 精度. 计算数量 9 和 10 显示
这 准确无误的 接口 在 一个 内存-dac 和 这 ad720 和
ad721 各自, 使用 75
Ω
反转-terminated 连接.
便条
1
ire 单位 = 7.14 mv.
: 点此下载
