AD7011
rev. b
–10–
作 图示 12 illustrates, 这 ramp-向下 封套 reaches 零
之后 三 symbols, hence 这 fourth 标识 做 不 的确
得到 transmitted.
reconstruction 过滤
这 reconstruction 过滤 平整的 这 dac 输出 信号,
供应 持续的 时间 i 和 q 波形 在 这 输出
管脚. 这些 是 4th
顺序 bessel 低-通过 过滤 和 一个 –3 dB
频率 的 大概 25 khz. 这 过滤 是 设计 至
有 一个 直线的 阶段 回馈 在 这 passband 和 预定的 至 这
reconstruction 过滤 正在 在-碎片, 这 阶段 mismatch
在 这 i 和 q transmit 途径 是 保持 至 一个 最小.
transmit 部分 数字的 接口
mode1 = mode2 = dgnd: 数字的
π
/4 dqpsk 模式
计算数量 4 和 5 显示 这 定时 图解 为 这 transmit
接口 当 运行 在 tia
π
/4 dqpsk 模式. 电源 是
抽样 在 这 rising 边缘 的 mclk. 当 电源 是
brought 高, 这 transmit 部分 是 brought 输出 的 睡眠 模式
和 initiates 一个 自-校准 routine 作 描述 在之上. once
这 自-校准 是 完全, 这 准备好 信号 变得 高 至
表明 那 一个 transmit burst 能 now begin. bin (burst 在) 是
brought 高 至 initiate 一个 transmit burst 和 应当 仅有的 是
brought 高 如果 这 准备好 信号 是 already 高.
当 bin 变得 高, 这 准备好 信号 变得 低 在 这 next
rising 边缘 的 mclk 和 txclk 变为 起作用的 之后 一个
更远 三 mclk 循环. txclk 能 是 使用 至 时钟 输出
这 transmit 数据 从 这 asic 或者 dsp 在 这 rising 边缘 的
txclk 和 这 ad7011 将 获得 txdata 在 这 下落
边缘 的 txclk.
当 bin 是 brought 低, 这 ad7011 将 continue 至 时钟 在
这 电流 di-位 标识 (x
n + 4
, y
n + 4
) 和 将 continue 为 一个
更远 8 txclk 循环 (四 symbols). 之后 这 最终 txclk,
准备好 变得 高 waiting 为 bin 至 是 brought 高 至 begin
这 next transmit burst.
X
1
X
N
Y
N
Y
N+1
X
N+1
Y
N+2
X
N+2
Y
N+3
X
N+3
Y
N+4
X
N+4
3 标识
ramp-向上 封套
3 标识
ramp-向下 封套
I
1
Q
1
I
N
Q
N
I
N+1
Q
N+1
I
N+2
Q
N+2
I
N+3
Q
N+3
I
N+4
Q
N+4
00
00
标识
阶段 最大值
效应
= 480
t
1
BIN
TxCLK
TxDATA
BOUT
(itx–itx),
(qtx–qtx)
Y
N+5
X
N+5
Y
N+6
X
N+6
Y
N+7
X
N+7
Y
N+8
X
N+8
0
0
Y
1
图示 12. transmit burst
当 电源 是 brought 低 这个 puts 这 transmit 部分 在
一个 低 电源 睡眠 模式, 绘画 minimal 电流. 这 相似物
输出 go 高 阻抗 当 在 低 电源 睡眠 模式.
mode1 = v
DD
; mode2 = dgnd: 相似物 模式
图示 6 显示 这 定时 图解 为 这 transmit 接口
当 运行 在 相似物 模式. 在 这个 模式 这
π
/4 dqpsk
modulator 是 绕过 和 直接 进入 至 这 i 和 q 10-位
dacs 是 提供. 加载 的 这 i 和 q dacs 是 accom-
plished 使用 一个 4 线 16-位 串行 接口. 这 管脚 txclk,
txdata 和 bin 是 所有 reconfigured 作 输入, 和 这
功能 的 框架, idata 和 qdata 各自.
i 和 q 数据 是 承载 通过 这 idata 和 qdata 管脚 和
框架 synchronizes 这 加载 的 这 16-位 i 和 q words.
框架 应当 是 brought 高 一个 时钟 循环 较早的 至 这 i
和 q msbs. 数据 是 latched 在 这 rising 边缘 的 mclk,
msb 第一, 在哪里 仅有的 这 第一 10 数据 位 是 重大的. con-
tinuous updating 的 这 i 和 q dacs 是 必需的 在 一个 比率 的
mclk/16.
mode1 = dgnd; mode2 = v
DD
: 频率 测试 模式
一个 特定的 ftest (频率 测试) 模式 是 提供 为 这
客户, 在哪里 非 阶段 调制 takes 放置 和 这mod-
ulator 输出 仍然是 静态的. itx 是 设置 至 零 和 qtx 是 设置 至
全部 规模 作 图示 7 illustrates. 不管怎样, 这 正常的 ramp-向上/
向下 封套 是 安静的 应用 在 这 beginning 和 终止 的 一个
burst.
mode1 = mode2 = v
DD
: 工厂 测试 模式
这个 模式 是 保留 为 工厂 测试 仅有的 和 应当 不 是
使用 用 这 客户 为 准确无误的 设备 运作.
: 点此下载
