AD9281
–12–
rev. e
选择
当 这 选择 管脚 是 使保持 低, 这 输出 文字 将 呈现
这 “q” 水平的. 当 这 选择 管脚 是 使保持 高, 这 “i” 水平的
将 是 提交 至 这 输出 文字 (看 图示 1).
这 ad9281’s 选择 和 时钟 管脚 将 是 驱动 用 一个 com-
mon 信号 源. 这 数据 将 改变 在 5 ns 至 11 ns 之后
这 edges 的 这 输入 脉冲波. 这 用户 必须 制造 确信 这 inter-
面向 latches 有 sufficient 支撑 时间 为 这 ad9281’s 延迟
(看 图示 28).
时钟
数据
i 获得
时钟
数据
q 获得
CLK
数据
输出
选择
I
处理
Q
处理
时钟
源
图示 28. 典型 de-mux 连接
产品
使用 这 ad9281 为 qam demodulation
qam 是 一个 的 这 大多数 widely 使用 数字的 调制 schemes 在
数字的 交流 系统. 这个 调制 技巧
能 是 建立 在 两个都 fdma 作 好 作 展开 spectrum (i.e.,
cdma) 为基础 系统. 一个 qam 信号 是 一个 运输车 频率
这个 是 两个都 modulated 在 振幅 (i.e., am 调制)
和 在 阶段 (i.e., pm 调制). 在 这 传输者, 它 能
是 发生 用 independently 调节 二 carriers 的 iden-
tical 频率 但是 和 一个 90
°
阶段 区别. 这个 结果 在
一个 inphase (i) 运输车 组件 和 一个 quadrature (q) 运输车
组件 在 一个 90
°
阶段 变换 和 遵守 至 这 i 组件.
这 i 和 q 组件 是 然后 summed 至 提供 一个 qam
信号 在 这 指定 运输车 或者 如果 频率. 图示 29 显示
一个 典型 相似物 implementation 的 一个 qam modulator 使用 一个
双 10-位 dac 和 2
×
interpolation, 这 ad9761. 一个 qam
信号 能 也 是 synthesized 在 这 数字的 domain 因此 requir-
ing 一个 单独的 dac 至 reconstruct 这 qam 信号. 这 ad9853
是 一个 例子 的 一个 完全 (i.e., dac 包含) 数字的 qam
modulator.
0
90
DSP
或者
ASIC
10
运输车
频率
NYQUIST
过滤
至
MIXER
QUADRATURE
MODULATOR
AD9761
IOUT
QOUT
图示 29. 典型 相似物 qam modulator architecture
数字的 输入 和 输出
各自 的 这 ad9281 数字的 控制 输入, 碎片 选择,
时钟, 选择 和 睡眠 是 关联 至 avdd 和
avss. 切换 门槛 将 是 avdd/2.
这 format 的 这 数字的 输出 是 笔直地 二进制的. 一个 低 电源
模式 特性 是 提供 此类 那 为 stby = 高 和 这
时钟 无能, 这 静态的 电源 的 这 ad9281 将 漏出 在下
22 mw.
时钟 输入
这 ad9281 时钟 输入 是 内部 缓冲 和 一个 反相器
powered 从 这 avdd 管脚. 这个 特性 准许 这 ad9281
至 accommodate 也 +5 v 或者 +3.3 v cmos 逻辑 输入 sig-
nal swings 和 这 输入 门槛 为 这 clk 管脚 nominally
在 avdd/2.
这 pipelined architecture 的 这 ad9281 运作 在 两个都
rising 和 下落 edges 的 这 输入 时钟. 至 降低 职责
循环 变化 这 逻辑 家族 推荐 至 驱动 这 时钟
输入 是 高 速 或者 先进的 cmos (hc/hct, 交流/act)
逻辑. cmos 逻辑 提供 两个都 对称的 电压 门槛
水平 和 sufficient 上升 和 下降 时间 至 支持 28 msps
运作. 运动 这 部分 在 slightly faster 时钟 比率 将 是
可能, 虽然 在 减少 效能 水平. 相反地,
一些 slight 效能 改进 might 是 认识到 用
clocking 这 ad9281 在 slower 时钟 比率.
这 电源 dissipated 用 这 输出 缓存区 是 largely propor-
tional 至 这 时钟 频率; 运动 在 减少 时钟 比率
提供 一个 减少 在 电源 消耗量.
数字的 输出
各自 的 这 在-碎片 缓存区 为 这 ad9281 输出 位 (d0–d9)
是 powered 从 这 dvdd 供应 管脚, 独立的 从avdd.
这 输出 驱动器 是 sized 至 handle 一个 多样性 的 逻辑 families
当 降低 这 数量 的 glitch 活力 发生. 在 所有
具体情况, 一个 风扇-输出 的 一个 是 推荐 至 保持 这 capacitive
加载 在 这 输出 数据 位 在下 这 指定 20 pf 水平的.
为 dvdd = 5 v, 这 ad9281 输出 信号 摆动 是 compat-
ible 和 两个都 高 速 cmos 和 ttl 逻辑 families. 为
ttl, 这 ad9281 在-碎片, 输出 驱动器 是 设计 至
支持 一些 的 这 高 速 ttl families (f, 作, s). 为
产品 在哪里 这 时钟 比率 是 在下 28 msps, 其它 ttl
families 将 是 适合的. 为 接合 和 更小的 电压
cmos 逻辑, 这 ad9281 sustains 28 msps 运作 和
dvdd = 3 v. 在 所有 具体情况, 审查 your 逻辑 家族 数据 薄板
为 兼容性 和 这 ad9281’s 规格 表格.
一个 2 ns 减少 在 输出 延迟 能 是 达到 用 限制的
这 逻辑 加载 至 5 pf 每 输出 线条.
三-状态 输出
这 数字的 输出 的 这 ad9281 能 是 放置 在 一个 高
阻抗 状态 用 设置 这 碎片 选择 管脚 至 高.
这个 特性 是 提供 至 facilitate 在-电路 测试 或者 evaluation.
: 点此下载
