1.0 函数的 描述
(持续)
ladder 为 这 一个/d 作 好 作 为 generating 这 DAC 信号.
这 DAC 输出 是 的确 这 tap 在 这 电阻 ladder
这个 大多数 closely approximates 这 相似物 输入. 在 addi-
tion, 这 “sampled-data” comparators 使用 在 这 ADC0820
提供 这 能力 至 对比 这 magnitudes 的 一些
相似物 信号 同时发生地, 没有 使用 输入 summing
放大器. 这个 是 特别 有用的 在 这 LS flash 模数转换器,
在哪里 这 信号 至 是 转变 是 一个 相似物 区别.
1.2 这 抽样-数据 比较器
各自 比较器 在 这 ADC0820 组成 的 一个 CMOS 在-
verter 和 一个 capacitively 结合 输入 (
计算数量 6, 7
). ana-
log switches 连接 这 二 比较器 输入 至 这 输入
电容 (c) 和 也 连接 这 inverter’s 输入 和 输出-
放. 这个 设备 在 效应 now 有 一个 差别的 输入 一双.
一个 comparison 需要 二 循环, 一个 为 zeroing 这 com-
parator, 和 另一 为 制造 这 comparison.
在 这 第一 循环, 一个 输入 转变 和 这 inverter’s 反馈
转变 (
图示 6
) 是 关闭. 在 这个 间隔, C 是 charged 至
这 连接 输入 (v1) 较少 这 inverter’s 偏差 电压 (v
B
,
大概 1.2v). 在 这 第二 循环 (
图示 7
), 这些
二 switches 是 opened 和 这 其它 (v2) input’s 转变 是
关闭. 这 输入 电容 now subtracts 它的 贮存 电压
从 这 第二 输入 和 这 区别 是 amplified 用 这
inverter’s 打开 循环 增益. 这 inverter’s 输入 (v
B
') 变为
和 这 输出 将 go 高 或者 低 取决于 在 这 sign 的
V
B
'−v
B
.
这 真实的 电路系统 使用 在 这 ADC0820 是 一个 简单的 但是 im-
portant expansion 的 这 基本 比较器 描述 在之上.
用 adding 一个 第二 电容 和 另一 设置 的 switches 至
这 输入 (
图示 8
), 这 scheme 能 是 expanded 至 制造
双 差别的 comparisons. 在 这个 电路, 这 反馈
转变 和 一个 输入 转变 在 各自 电容 (z switches)
是 关闭 在 这 zeroing 循环. 一个 comparison 是 然后 制造
用 连接 这 第二 输入 在 各自 电容 和 打开-
ing 所有 的 这 其它 switches (s switches). 这 改变 在 volt-
age 在 这 inverter’s 输入, 作 一个 结果 的 这 改变 在 承担
在 各自 输入 电容, 将 now 取决于 在 两个都 输入 信号
differences.
1.3 ARCHITECTURE
在 这 adc0820, 一个 bank 的 15 comparators 是 使用 在 各自
4-位 flash 一个/d 转换器 (
图示 12
). 这 MS (大多数 signifi-
cant) flash 模数转换器 也 有 一个 额外的 比较器 至 发现
输入 overrange. 这些 二 sets 的 comparators 运作 al-
ternately, 和 一个 组 在 它的 zeroing 循环 当 这 其它
是 comparing.
当 一个 典型 转换 是 started, 这 WR 线条 是 brought
低. 在 这个 instant 这 MS comparators go 从 zeroing 至
comparison 模式 (
图示 11
). 当 WR 是 returned 高
之后 在 least 600 ns, 这 输出 从 这 第一 设置 的 compara-
tors (这 第一 flash) 是 解码 和 latched. 在 这个 要点 这
二 4-位 转换器 改变 模式 和 这 LS (least signifi-
cant) flash 模数转换器 enters 它的 对比 循环. 非 较少 比 600
ns 后来的, 这 RD 线条 将 是 牵引的 低 至 获得 这 更小的 4
数据 位 和 完成 这 8-位 转换. 当 RD 变得 低,
这 flash 一个/ds 改变 状态 once 又一次 在 preparation 为 这
next 转换.
图示 11
也 轮廓 如何 这 converter’s 接口 定时
relates 至 它的 相似物 输入 (v
在
). 在 wr-rd 模式, V
在
是 mea-
ds005501-12
•
V
O
=
V
B
•
VonC
=
V1−V
B
•
C
S
=
偏离 输入 node 电容
•
V
B
=
反相器 输入 偏差 电压
Zeroing 阶段
图示 6. 抽样-数据 比较器
ds005501-13
对比 阶段
图示 7. 抽样-数据 比较器
ds005501-14
ds005501-45
图示 8. ADC0820 比较器 (从 MS Flash 模数转换器)
www.国家的.com 10
: 点此下载
