初步的 技术的 数据 ADF7020
rev. prh | 页 9 的 40
管脚 配置 和 function 描述
36
35
34
33
32
31
30
29
28
27
26
25
48
47
46
45
44
43
42
41
40
39
38
37
13
14
15
16
17
18
19
20
21
22
23
24
ADF7020
顶 视图
(不 至 规模)
VCOIN
VREG1
VDD1
RFOUT
RFGND
RFIN
RFINB
R
LNA
VDD4
RSET
VREG4
GND4
混合_i
混合_i
混合_q
混合_q
filt_i
filt_i
GND4
filt_q
filt_q
GND4
测试_一个
CE
CLKOUT
数据 clk
数据 i/o
int/锁
VDD2
VREG2
ADCIN
GND2
SCLK
SREAD
SDATA
SLE
CVCO
GND1
地
vco 地
地
VDD
CPOUT
VREG3
VDD3
OSC1
OSC2
MUXOUT
1
2
3
4
5
6
7
8
9
10
11
12
管脚 1
指示信号
01975-prg-004
图示 4. 管脚 配置
表格 4. 管脚 函数 描述
管脚 非. Mnemonic 函数
1 VCOIN
这 tuning 电压 在 这个 管脚 determines 这 输出 频率 的 这 voltage 控制 振荡器 (vco).
这 高等级的 这 tuning 电压, the 高等级的 这 输出 频率.
2 VREG1
调整器 电压 为 pa 块. 一个 100 nf 电容 should 是 放置 在 这个 管脚 和 地面 为
调整器 稳固 和 噪音 拒绝.
3 VDD1
电压 供应 为 pa 块. 解耦 电容 (x7r或者 tantalum) 的 0.1 µf 和 0.01 µf 应当 是 放置
作 关闭 作 可能 至 这个 管脚.
4 RFOUT
这 modulated 信号 是 有 在这个 管脚. 输出 电源 水平 是从 −20 dbm 至 +13 dbm. 这 输出
应当 是 阻抗 matched 至 这 desired 加载 using 合适的 组件. 看 这 传输者 部分.
5 RFGND 地面 为 输出 平台 的 传输者.
6 RFIN
lna 输入 为 接受者 部分. 输入 相一致 是 必需的 在这 触角 和 这 差别的 lna
输入 至 确保 最大 电源 transfer. 看 这 lna/pa 相一致 部分.
7 RFINB complementary lna 输入. see 这 lna/pa 相一致 部分.
8 R
LNA
外部 偏差 电阻 为 lna. 最佳的电阻 是 1.1 kΩ 和 5% 容忍.
9 VDD4 电压 供应 为 lna/mixer 块. 这个 管脚 should 是 decoupled 至 地面和 一个 0.01 µf 电容.
10 RSET 外部 电阻 至 设置 承担打气 电流 和 一些 内部的 偏差 currents. 使用 3.6 kΩ 和 5% 容忍.
11 VREG4
调整器 电压 为 lna/mixer block. 一个 100 nf 电容 应当 是 placed 在 这个 管脚 和 地 为
调整器 稳固 和 噪音 拒绝.
12 GND4 地面 为 lna/mixer 块.
13–18 混合/filt
信号 chain 测试 管脚. 这些 管脚 是 高 impedance 下面 正常的 conditions 和 应当 是 left
unconnected.
19, 22 GND4 地面 为 lna/mixer 块.
20, 21, 23 filt/测试_一个
信号 chain 测试 管脚. 这些 管脚 是 高 impedance 下面 正常的 conditions 和 应当 是 left
unconnected.
24 CE
碎片 使能. bringing ce 低 puts 这 adf7020 在 竞赛lete 电源-向下. 寄存器 值 是 lost 当 ce
是 低, 和 这 部分 必须 是 reprogrammed once ce 是 brought 高.
25 SLE
加载 使能, cmos 输入. 当 le 变得高, 这 数据 贮存 在 这 变换寄存器 是 承载 在 一个 的 这
四 latches. 一个 获得 是 selected 使用 这 控制 位.
26 SDATA
串行 数据 输入. 这 串行 数据 是承载 msb 第一 和 这 二 lsbs 作这 控制 位. 这个 管脚 是 一个 高
阻抗 cmos 输入.
27 SREAD
串行 数据 输出. 这个 pin 是 使用 至 喂养 readback 数据 从这 adf7020 至 这 微控制器. 这 sclk
输入 是 使用 至 时钟 各自 readback 位(afc, 模数转换器 readback) 从 这 sread 管脚.
28 SCLK
串行 时钟 输入. 这个 串行 时钟 是使用 至 时钟 在 这 serial 数据 至 这 寄存器.这 数据 是 latched 在
这 24-位 变换 寄存器 在 这 clk rising边缘. 这个 管脚 是 一个 数字的 cmos 输入.
: 点此下载
