ADP3168
rev. b | 页 6 的 24
管脚 配置 和 function 描述
ADP3168
顶 视图
(不 至 规模)
VID4
VID3
VID2
VID1
VID0
VID5
FBRTN
FB
竞赛
PWRGD
EN
延迟
RT
RAMPADJ
VCC
PWM1
PWM2
PWM3
PWM4
SW1
SW2
SW3
SW4
地
CSCOMP
CSSUM
CSREF
ILIMIT
03258-b-002
2
3
4
5
6
7
8
9
10
11
12
13
14
20
21
22
23
24
25
26
27
19
18
17
16
15
128
图示 2. 管脚 配置
表格 3. 管脚 函数 描述
管脚 非. Mnemonic 函数
1 至 6 vid4 至 vid0, vid5
电压 identification dac 输入. 这些 六 管脚 是 pulled 向上 至 一个 内部的 reference, 供应 一个 逻辑 1
如果 left 打开. 当 在 正常的 operation 模式, 这 dac 输出 programs这 fb 规章制度 电压 从
0.8375 v 至 1.6 v. leaving vid4 通过 vid0 打开结果 在 这 adp3168 going 在 一个 非 cpu 模式,
关闭 止 它的 pwm 输出.
7 FBRTN 反馈 返回. vid dac 和 错误 放大器涉及 为 偏远的 sensing 的 这 输出 电压.
8 FB
反馈 输入. 错误 放大器 输入 为 偏远的 sensing 的 这 输出 电压. 一个 外部 电阻
在 这个 管脚 和 这 输出 voltage sets 这 非 -加载 补偿 要点.
9 竞赛 错误 放大器 output 和 补偿 要点.
10 PWRGD
电源 好的 输出. 打开-流 输出 那 pulls 至地 当 这 输出 电压 是 外部 这 恰当的
运行 范围.
11 EN 电源 供应 使能 输入. 拉 th是 管脚 至 地 使不能运转 这 pwm 输出.
12 延迟
软-开始 延迟 和 电流 限制获得-止 延迟 设置 输入. 一个外部 电阻 和 电容
连接 在 这个 管脚 和 地设置 这 软-开始 ramp-向上 时间 一个d 这 overcurrent 获得-止 延迟
时间.
13 RT
频率 设置 电阻 输入. 一个 外部 resi贮存 连接 在 这个 管脚 和 地 sets 这
振荡器 频率 的 这 设备.
14 RAMPADJ
pwm ramp 电流 输入. 一个外部 电阻 从 这 转换器 input 电压 至 这个 pin sets 这 内部的
pwm ramp.
15 ILIMIT
电流 限制 设置 要点/使能 输出.一个 外部 电阻 从 这个管脚 至 地 sets 这 电流 限制
门槛 的 这 转换器. 这个 管脚 是 actively pulled 低 当 这 adp3168 en 输入 是 低 或者 当 vcc
是 在下 它的 uvlo 门槛 至 信号 至 这 驱动器 ic那 这 驱动器 高-一侧和 低-一侧 输出 应当
go 低.
16 CSREF
电流 sense 涉及 电压 输入. 这 电压 在 这个 管脚 是 使用 作 这 涉及 为 这 电流-
sense 放大器 和 这 电源 好的 和 crowbar 功能. 这个 管脚 应当 是 连接 至 这 一般
要点 的 这 输出 inductors.
17 CSSUM
电流-sense summing node. 外部 电阻器 从 各自 转变 node 至 这个 管脚 总 这 平均
inductor 电流 至 measure 这 总的 输出 电流.
18 CSCOMP
电流 sense 补偿 要点. 一个 电阻 和 一个 capacitor 从 这个 管脚 至 cssum 决定 这 斜度
的 这 加载 线条 和 这 安置 循环 回馈 时间.
19 地 地面. 所有 内部的 偏置 和 这 逻辑 输出信号 的 这 设备 是 关联 至 这个 地面.
20 至 23 sw4 至 sw1
电流 balance 输入. 输入 为测量 这 电流 水平的 在 各自 阶段. 这 sw 管脚 的 unused
阶段 应当 是 left 打开.
24 至 27 pwm4 至 pwm1
逻辑-水平的 pwm 输出. 各自输出 是 连接 至 这 输入 的 一个外部 场效应晶体管 驱动器, 此类 作 这
adp3413 或者 adp3418. 连接 这 pwm3 和/或者 pwm4输出 至 地 导致 th在 阶段 至 转变 止,
准许 这 adp3168 至 运作 作一个 2-, 3 -, 或者 4 -阶段 控制.
28 VCC 供应 电压 为 这 设备.
: 点此下载
