ADP3181
rev. 一个 | 页 13 的 24
当 一个 vid 输入 改变 状态, 这 adp3181 发现 这
改变 和 ignores 这 dac 输入 为 一个 最小 的 400 ns.
这个 时间 是 至 阻止 一个 false 代号 预定的 至 逻辑 skew 当 这
5 vid 输入 是 changing. additionally, 这 第一 vid 改变
initiates 这 pwrgd 和 crowbar blanking 功能 为 一个
最小 的 250 µs 至 阻止 一个 false pwrgd 或者 crowbar
事件. 各自 vid 改变 resets 这 内部的 计时器.
电源 好的 monitoring
这 电源 好的 比较器 monitors 这 输出 电压 通过
这 csref 管脚. 这 pwrgd 管脚 是 一个 打开 流 输出
谁的 高 水平的 (当 连接 至 一个 拉-向上 电阻)
indicates 那 这 输出 电压 是 在里面 这 名义上的 限制
指定 在 这 规格 在之上 为基础 在 这 vid 电压
设置. pwrgd 变得 低 如果 这 输出 电压 是 外部 的 这个
指定 范围, 如果 所有 的 这 vid dac 输入 是 高, 或者
whenever 这 en 管脚 是 牵引的 低. pwrgd 是 blanked 在 一个
vid-otf 事件 为 一个 时期 的 250 µs 至 阻止 false 信号
在 这 时间 这 输出 是 changing.
这 pwrgd 电路系统 也 包含 一个 最初的 转变-在
延迟 时间 为基础 在 这 延迟 ramp. 这 pwrgd 管脚 是 使保持
低 直到 这 延迟 管脚 有 reached 2.8 v. 这 时间 在
当 这 pwrgd 欠压 门槛 是 reached 和 当
这 延迟 管脚 reaches 2.8 v 提供 这 转变-在 延迟 时间.
这个 时间 是 组成公司的 在 这 软 开始 ramp. 至 确保 一个 1
ms 延迟 时间 在 pwrgd, 这 软 开始 ramp 必须 也 是 >1
ms. 谈及 至 这
产品部分 为 详细地 信息
在 设置 c
DLY
.
输出 crowbar
作 部分 的 这 保护 为 这 加载 和 输出 组件 的
这 供应, 这 pwm 输出 是 驱动 低 (turning 在 这
低-一侧 mosfets) 当 这 输出 电压 超过 这 upper
crowbar 门槛. 这个 crowbar action stops once 这 输出
电压 有 fallen 在下 这 释放 门槛 的 关于 700 mv.
turning 在 这 低-一侧 mosfets pulls 向下 这 输出 作 这
反转 电流 builds 向上 在 这 inductors. 如果 这 输出
超（电）压 是 预定的 至 一个 短的 的 这 高-一侧 场效应晶体管, 这个
action 电流 限制 这 输入 供应 或者 blows 它的 fuse,
protecting 这 微处理器 从 destruction.
输出 使能 和 uvlo
这 vcc 至 这 控制 必须 是 高等级的 比 这 uvlo
门槛 和 这 en 管脚 必须 是 高等级的 然后 它的 逻辑
门槛 为 这 adp3181 至 begin 切换. 如果 uvlo 是 较少
比 这 门槛 或者 这 en 管脚 是 一个 逻辑 低, 这 设备 是
无能. 这个 holds 这 pwm 输出 在 地面, shorts 这
延迟 电容 至 地面, 和 holds 这 ilimit 管脚 在
地面.
在 这 应用 电路, 这 ilimit 管脚 应当 是 连接
至 这 od 管脚 的 这 adp3110 驱动器. 因为 ilimit 是
grounded, 这个 使不能运转 这 驱动器 此类 那 两个都 drvh 和
drvl 是 grounded. 这个 特性 是 重要的 至 阻止 dis-
charging 的 这 输出 电容 当 这 控制 是 shut 止.
如果 这 驱动器 输出 是 不 无能, 然后 一个 负的 电压
可以 是 发生 在 这 输出 预定的 至 这 高 电流 dis-
承担 的 这 输出 电容 通过 这 inductors.
: 点此下载
