sbas286a −六月 2003 − 修订 march 2004
www.德州仪器.com
12
至 帮助 看 这 回馈 在 更小的 发生率,
图示 21 illustrates 这 回馈 输出 至 1khz. 注意
那 信号 在 multiples 的 120hz 是 rejected. 这
ads1224 数据 比率 和 频率 回馈 规模
直接地 和 clk 频率. 为 例子, 如果 f
CLK
增加从 2mhz 至 4mhz, 这 数据 比率 增加
从 120sps 至 240sps, 当 这 notches 增加
从 120hz 至 240hz.
输入 频率 (hz)
增益 (db)
0
−
20
−
40
−
60
−
80
−
100
500 600 700 800 900100 200 300 400 1k0
图示 21. 频率 回馈 至 1khz
Rejecting50hz 或者 60hz 噪音 是 作简单的 作 choosing
这 时钟 频率. 如果 同时发生的 拒绝 的 50hz
和 60hz 噪音 是 desired, f
CLK
= 910khz 能 是
选择. 这 数据 比率 变为 54.7sps 和 这
频率 回馈 的 这 ads1224 rejects 这 50hz
和 60hz 噪音 至 在下 60db. 这 频率
回馈 的 这 ads1224 near 50hz 和 60hz 和
f
CLK
= 910khz 是 显示 在 图示 22.
在放 Frequency (hz)
增益 (db)
0
−
20
−
40
−
60
−
80
−
100
8030 40 50 60 70
图示 22. 频率 回馈 near 50hz 和
60hz 和 f
CLK
= 910khz
安排好 时间
之后changing 这 输入 多路调制器, selecting 这 输入
缓存区, 或者 使用 温度 传感器, 这 第一 数据 是 全部地
settled. 在 这 ads1224, 这 数字的 过滤 是 允许 至
settle 之后 toggling 任何 的 这 mux0, mux1, bufen,
或者 tempen 管脚. toggling 的 任何 的 这些 数字的 管脚
将导致 这 输入 至 转变 至 这 恰当的 频道, 开始
conversions, 和 支撑 这 drdy/dout 线条 高 直到
这 数字的 过滤 是 全部地 settled. 为 例子, 如果 mux0
改变 从 低 至 高, selecting 一个 不同的 输入
频道, drdy/dout 立即 变得 高 和 这
转换 处理 restarts. drdy/dout 变得 低
当全部地 settled 数据 是 准备好 为 retrieval. 那里 是 非
需要 至 discard 任何 数据. 图示 23 显示 这 定时 的
这 drdy/dout 线条 作 这 输入 多路调制器 改变.
标识 描述 最小值 最大值 单位
t
1
(1)
安排好 时间 (drdy/dout 使保持 高) 之后 一个 改变 在 任何 的 这 25.9 26.4 ms
mux0, mux1, bufen, 或者 tempen 管脚
(1)
值 给 为 f
CLK
= 2mhz. 为 不同的 f
CLK
发生率, 规模 均衡的 至 clk 时期.
Abrupt 改变 在 内部的 V
在
预定的 至 状态 改变 (为 例子, 转变 途径, 温度 传感器, 缓存区 使能)
ADS1224 holds drdy/dout
直到 数字的 过滤 settles
MUX0
V
在
t
1
drdy/dout
drdy/dout suppressed 之后 状态 改变
全部地 设置tled
数据 准备好
图示 23. 例子 的 安排好 时间 之后 changing 这 输入 多路调制器
: 点此下载
