首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:124801
 
资料名称:ADS1255IDBT
 
文件大小: 427.07K
   
说明
 
介绍:
Very Low Noise, 24-Bit Analog-to-Digital Converter
 
 


: 点此下载
  浏览型号ADS1255IDBT的Datasheet PDF文件第1页
1
浏览型号ADS1255IDBT的Datasheet PDF文件第2页
2

3
浏览型号ADS1255IDBT的Datasheet PDF文件第4页
4
浏览型号ADS1255IDBT的Datasheet PDF文件第5页
5
浏览型号ADS1255IDBT的Datasheet PDF文件第6页
6
浏览型号ADS1255IDBT的Datasheet PDF文件第7页
7
浏览型号ADS1255IDBT的Datasheet PDF文件第8页
8
浏览型号ADS1255IDBT的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个


sbas288d − 六月 2003 − 修订 8月 2004
www.德州仪器.com
3
电的 特性
所有 规格 在 −40
°
c 至 +85
°
c, avdd = +5v, dvdd = +1.8v, f
CLKIN
= 7.68mhz, pga = 1, 和 v
REF
= +2.5v, 除非 否则 指出.
参数 测试 情况 最小值 典型值 最大值 单位
相似物 输入
全部-规模 输入 电压 (ain
P
− ain
N
)
±
2V
REF
/pga V
绝对 输入 电压
(ain0-7, aincom 至 agnd)
缓存区 止 agnd − 0.1 avdd + 0.1 V
绝对 输入 电压
(ain0-7, aincom 至 agnd)
缓存区 在 AGND avdd − 2.0 V
可编程序的 增益 放大器 1 64
缓存区 止, pga = 1, 2, 4, 8, 16 150/pga k
差别的 输入 阻抗
缓存区 止, pga = 32, 64 4.7 k
差别的 输入 阻抗
缓存区 在, f
数据
50Hz
(1)
80 M
sdcs[1:0] = 01 0.5
µ
一个
传感器 发现 电流 来源
sdcs[1:0] = 10 2
µ
一个
传感器 发现 电流 来源
sdcs[1:0] = 11 10
µ
一个
系统 效能
决议 24
非 missing 代号 所有 数据 比率 和 pga settings 24
数据 比率 (f
数据
) f
CLKIN
= 7.68mhz 2.5 30,000 SPS
(2)
integral 非线性
差别的 输入, pga = 1
±
0.0003
±
0.0010 %FSR
(3)
integral 非线性
差别的 输入, pga = 64
±
0.0007 %FSR
补偿 错误 之后 校准 在 这 水平的 的 这 噪音
补偿 逐渐变化
pga = 1
±
100 nv/
°
C
补偿 逐渐变化
pga = 64
±
4 nv/
°
C
增益 错误
之后 校准, pga = 1, 缓存区 在
±
0.005 %
增益 错误
之后 校准, pga = 64, 缓存区 在
±
0.03 %
增益 逐渐变化
pga = 1
±
0.8 ppm/
°
C
增益 逐渐变化
pga = 64
±
0.8 ppm/
°
C
一般模式 拒绝 f
CM
(4)
= 60hz, f
数据
= 30ksps
(5)
95 110 dB
噪音 看 噪音 效能Tables
avdd 电源-供应 拒绝
±
5%
在 avdd 60 70 dB
dvdd 电源-供应 拒绝
±
10%
在 dvdd 100 dB
电压 涉及 输入
涉及 输入 电压 (v
REF
) V
REF
vrefp − vrefn 0.5 2.5 2.6 V
负的 涉及 输入 (vrefn)
缓存区 止 agnd − 0.1
vrefp − 0.5
V
负的 涉及 输入 (vrefn)
缓存区 在
(6)
AGND
vrefp − 0.5
V
积极的 涉及 输入 (vrefp)
缓存区 止
vrefn + 0.5
avdd + 0.1 V
积极的 涉及 输入 (vrefp)
缓存区 在
(6)
vrefn + 0.5
avdd − 2.0 V
电压 涉及 阻抗 f
CLKIN
= 7.68mhz 18.5 k
数字的 输入/输出
V
IH
din, sclk,xtal1/clkin,
同步/pdwn, cs, 重置
0.8 dvdd 5.25 V
V
IH
d0/clkout,d1, d2, d3 0.8 dvdd DVDD V
V
IL
DGND 0.2 dvdd V
V
OH
I
OH
= 5ma 0.8 dvdd V
V
OL
I
OL
= 5ma 0.2 dvdd V
输入 hysteresis 0.5 V
输入 泄漏 0 < v
数字的
输入
< dvdd
±
10
µ
一个
主控 时钟 比率
外部 结晶 在 xtal1 和
XTAL2
2 7.68 10 MHz
主控 时钟 比率
外部 振荡器 驱动 clkin 0.1 7.68 10 MHz
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com