ADV7183A
rev. 一个 | 页 11 的 104
管脚 配置 和 function 描述
地方
80
OE
79
NC
78
NC
77
P16
76
P17
75
P18
74
P19
73
DVDD
72
DGND
71
NC
70
NC
69
SCLK
68
SDA
67
ALSB
66
NC
65
重置
64
NC
63
AIN6
62
AIN12
61
VS
1
HS
2
DGND
3
DVDDIO
4
P11
5
P10
6
P9
7
P8
8
DGND
9
DVDD
10
NC
11
SFL
12
NC
13
DGND
14
DVDDIO
15
NC
16
NC
17
NC
18
P7
19
P6
20
AIN5
60
AIN11
59
AIN4
58
AIN10
57
AGND
56
cap c2
55
cap c1
54
AGND
53
CML
52
REFOUT
51
AVDD
50
cap y2
49
cap y1
48
AGND
47
AIN3
46
AIN9
45
AIN2
44
AIN8
43
AIN1
42
AIN7
41
P5
21
P4
22
P3
23
P2
24
NC
25
LLC2
26
LLC1
27
XTAL1
28
XTAL
29
DVDD
30
DGND
31
P1
32
P0
33
NC
34
NC
35
PWRDN
36
ELPF
37
PVDD
38
AGND
39
AGND
40
ADV7183A
顶 视图
(不 至 规模)
nc = 非 连接
04821-0-002
图示 5. 80-含铅的 lqfp 管脚 配置
表格 7. 管脚 函数 描述
管脚 非. Mnemonic 类型 函数
3, 9, 14, 31, 71 DGND G 数字的 地面.
39, 40, 47, 53, 56 AGND G 相似物 地面.
4, 15 DVDDIO P 数字的 i/o 供应 电压 (3.3 v).
10, 30, 72 DVDD P 数字的 核心 供应 电压 (1.8 v).
50 AVDD P 相似物 供应 电压 (3.3 v).
38 PVDD P pll 供应 电压 (1.8 v).
41–46, 57–62 AIN1–AIN12 I 相似物 video 输入 途径.
11, 13, 16–18, 25,
34, 35, 63, 65, 69,
70, 77, 78
NC 非 连接 管脚.
5–8, 19–24,
32, 33, 73–76
P0–P15 O video pixel 输出 端口.
2 HS O hs 是 一个 horizontal 同步 输出 信号.
1 VS O vs 是 一个 vertical 同步 输出 信号.
80 地方 O 地方 是 一个 地方 同步 输出 信号.
67 SDA i/o I
2
c 端口 串行 数据输入/输出 管脚.
68 SCLK I I
2
c 端口 串行 时钟 输入 (最大值 时钟 比率 的 400 khz).
66 ALSB I
这个 管脚 选择 这 i
2
c 地址 为 这 adv7183a. alsb 设置 至 逻辑 0 sets 这 地址 为 一个
写 作 0x40; 为 alsb 设置 至 逻辑 高, 这 地址 选择 是 0x42.
64
重置
I
系统 重置 输入, 起作用的 低. 一个 最小 低重置 脉冲波 宽度 的 5 ms 是 必需的 至
重置 这 adv7183a 电路系统.
27 LLC1 O
这个 是 一个 线条-锁 输出 时钟 为 这pixel 数据 输出 用 这 adv7183a. nominally
27 mhz, 但是 varies 向上 或者 向下 一个ccording 至 video 线条 长度.
26 LLC2 O
这个 是 一个 分隔-用-2 版本 的 这 llc1 output 时钟 为 这 pixel 数据 输出 用 这
adv7183a. nominally 13.5 mhz, 但是 varies 向上 或者向下 符合 至 video 线条 长度.
: 点此下载
