ADV7400A
rev. 一个 | 页 9 的 16
管脚 非. Mnemonic 类型 描述
3
INT
O
中断 管脚. 这个 管脚 能 是 编写程序 起作用的 低 或者 起作用的 高. 当 sdp/cp
状态 位 改变, 这个 管脚 triggers 一个 在terrupt. 这 设置 的 events 这个 triggers 一个
中断 能 是 修改 通过 i
2
c 寄存器.
4 hs/cs o
horizontal 同步/composite synchronization. hs 是 一个 horizontal
同步 输出 信号在 sdp 和 cp 模式. cs 是 一个 数字的 composite
同步 信号 那 能 是 选择 当 在 cp 模式.
99 vs o
vertical 同步. vertical 同步hronization 输出 信号 在 sdp 和 cp
模式.
98 地方/de o
地方 同步/数据 使能. field 同步 输出 信号 在 所有
interlaced video 模式. 这个 管脚 也 能 是 使能 作 一个 数据 使能 信号 在 cp
模式 至 准许 直接 连接ion 至 一个 hdmi/dvi tx ic.
81, 19 sda1, sda2 i/o
I
2
c 端口 串行 数据 输入/output 管脚. sda1 是 这 数据 line 为 这 控制 端口 和
sda2 是 这 数据 线条 for 这 vbi readback 端口.
82, 16 sclk1, sclk2 I
I
2
c 端口 串行 时钟 输入 (最大值 时钟 比率 的 400 khz). sclk1 是 这 时钟 线条 为 这
控制 端口, 和 sclk2 是 这 时钟 line 为 这 vbi 数据 readback 端口.
80 alsb i
这个 管脚 选择 这 i
2
c 地址 为 这 adv7400a 控制 和 vbi readback 端口.
当 设置 至 一个 逻辑 0, alsb sets 这 地址ess 为 一个 写 至 控制 端口 的 0x40 和
这 readback 地址 为 这 vbi 端口 的 0x21. 当 设置 至 一个 逻辑 1, alsb sets 这
地址 为 一个 写 至 这 控制 端口 的 0x42 和 这 readback 地址 为 这 vbi
端口 的 0x23.
78
重置
I
系统 重置 输入, 起作用的 低. 一个 最小 低 重置 脉冲波 宽度 的 5 ms 是 必需的
至 重置 这 adv7400a 电路系统.
36 llc1 o
线条-锁 输出 时钟 为 这 pixel 数据输出 用 这 adv7400a (这 范围 是
13.5 mhz 至 110 mhz 为 这 adv7400akstz-110; 13.5 mhz 至 80 mhz 为 这
adv7400akstz-80).
38 xtal i
输入 管脚 为 27 mhz 结晶, 或者 它 能 是 过载 用 一个 外部 3.3 v 27 mhz 时钟
振荡器 源 至 时钟 这 adv7400a.
37 xtal1 o
这个 管脚 应当 是 连接 至 这 27 mhz结晶 或者 left 作 一个 非 连接 如果 一个
外部 3.3 v, 27 mhz 时钟 振荡器 所以urce 是 使用 至 时钟 这 adv7400a. 在
结晶 模式 这 结晶 必须 是 一个 基本的 结晶.
46 ELPF O 这 推荐 外部 循环 过滤必须 是 连接 至 这个 elpf 管脚.
15 sfl/同步_输出 o
sfl (subcarrier 频率 锁). 这个 管脚 contains 一个 串行 输出 stream 那 能 是
使用 至 锁 这 subcarrier 频率 当这个 解码器 是 connected 至 任何 相似物
设备 数字的 video encoder.
同步_输出 是 这 sliced 同步 输出 信号 有 仅有的 在 cp 模式.
64 REFOUT O 内部的 电压 涉及 输出.
65 CML O 一般模式 水平的 pin 为 这 内部的 adcs.
61, 62 capy1 至 capy2 I 模数转换器 电容 网络.
68, 69 capc1 至 capc2 I 模数转换器 电容 网络.
67 偏差 o
外部 偏差 设置 管脚. 连接 这 recommended 电阻 在 这个 管脚 和
地面.
86 hs_在/cs_在 i
能 是 配置 在 cp 模式 至 是 也一个 数字的 hs 输入 信号 或者 一个 数字的 cs
输入 信号, 这个 是 使用 至 extract定时 在 5-线 或者 4-线 rgb 模式.
85 vs_在 I vs 输入 信号. 使用 在cp 模式 为 5-线 定时 模式.
79 de_在 i
数据 使能 输入 信号. 使用 在 24-位 数字的 输入 端口 模式, 为 例子, 24-bit
rgb 数据 从 一个 dvi rx ic.
59 NC NC 非 连接 管脚. 这个 管脚 能 是 系 至 agnd 或者 avdd.
35 dclk_在 i
时钟 输入 信号. 使用 在 24-位 数字的 在放 模式 和 也 在 数字的 cvbs 输入
模式.
52 SOG I 同步 在 绿色 输入 管脚.使用 在 embedded 同步 模式.
77 SOY I 同步 在 luma 输入 管脚.使用 在 embedded 同步 模式.
: 点此下载
