asahi kasei [AK5394A]
ms0137-e-01 2002/07
- 5 -
14 SCLK i/o
串行 数据 时钟 管脚
sdata 是 clocked 输出 在 这 下落 边缘 的 sclk.
从动装置 模式:
sclk 需要 更多 比 48fs 时钟.
主控 模式:
ak5394a 输出 下列的 clocks 作 sclk.
正常的 速 模式: 128fs
翻倍 速 模式: 64fs
四方形 速 模式: 64fs
当 rstn 管脚 = “l”, sclk 输出 “l”(正常的/翻倍 速 模式) 或者
输出 这 inverted mclk (四方形 速 模式).
15 SDATA O
串行 数据 输出 管脚
msb 第一, 2’s complement.
16 FSYNC i/o
框架 同步 信号 管脚
从动装置 模式:
当 “h”, 这 数据 位 是 clocked 输出 在 sdata. 在 i
2
s 模式, fsync 是
don’t 小心.
主控 模式:
fsync 输出 2fs 时钟.
fsync stays “l” 在 重置.
17 MCLK I
主控 时钟 输入 管脚
dfs1 dfs0 mclk fs(典型值)
l l 256fs 48khz
l h 128fs 96khz
h l 64fs 192khz
h h (n/一个) (n/一个)
18 DFS0 I
抽样 速 选择 管脚 0
dfs1 dfs0 fs(典型值)
l l 48khz
l h 96khz
h l 192khz
h h (n/一个)
19 HPFE I
高 通过 过滤 使能 管脚
“l”: 使不能运转
“h”: 使能
20 DFS1 I
抽样 速 选择 管脚 1
(看 #18 dfs0)
21 BGND - 基质 地面 管脚, 0v
22 AGND - 相似物 地面 管脚, 0v
23 VA - 相似物 供应 管脚, 5v
24 AINR
−
I rch 相似物 负的 输入 管脚
25 AINR+ I rch 相似物 积极的 输入 管脚
26 VCOMR O rch 一般 电压 管脚, 2.75v
27 VREFR
−
O
rch 负的 涉及 电压, 1.25v
正常情况下 连接 至 agnd 和 一个 大 electrolytic 电容 和 连接 至
vrefr+ 和 一个 0.22
µ
f 陶瓷的 电容.
28 VREFR+ O
rch 积极的 涉及 电压, 3.75v
正常情况下 连接 至 agnd 和 一个 大 electrolytic 电容 和 连接 至
vrefr- 和 一个 0.22
µ
f 陶瓷的 电容.
便条: 所有 数字的 输入 应当 不 是 left floating.
: 点此下载
