Alesis 半导体
ds1201-0702 12555 Jefferson blvd., Suite 285
Los angeles, CA 90066
Phone (310) 301-0780 传真 (310) 306-1551 www.alesis-semi.com
-8-
outl- outr-
OUTR+
OUTL+
AGND
REF+
ref-
VD
DIN
FORMAT
WDCLK
DGND
AGND
VA
MID
1
2
3
4
5
6
7
8
16
15
14
13
12
11
9
DEM
10
+5V
DIN
地
地
220
Ω
输出
Conditioning
LEFT 输出
地
FORMAT
24-位 DAC
0.1
µ
*
地
地
+5V
输出
Conditioning
地
WDCLKIN
DEM
正确的 输出
0.1
µ
*
0.1
µ
*
0.1
µ
*
建议的 连接
*
位置 caps 作 关闭 至 管脚 作 可能