AMD
14 Am85C30
当 一个 secondary station 有 一个 message 至 transmit
和 recognizes 一个 eop 在 这 线条, 它 改变 这 last
二进制的 1 的 这 eop 至 一个 0 在之前 传递. 这个 有
这 效应 的 turning 这 eop 在 一个 标记 sequence. 这
secondary station now places 它的 message 在 这 循环
和 terminates 这 message 和 一个 eop. 任何 secon-
dary stations farther 向下 这 循环 和 messages 至
transmit 能 然后 append 它们的 messages 至 这 mes-
sage 的 这 第一 secondary station 用 这 一样 处理.
任何 secondary stations 没有 messages 至 send
merely echo 这 新当选的 messages 和 是 prohibited
从 放置 messages 在 这 循环 (除了 在之上 recog-
nizing 一个 eop).
sdlc 循环 模式 是 一个 可编程序的 选项 在 这
escc. nrz, nrzi, 和 fm 编码 将 所有 是 使用 在
sdlc 循环 模式.
波特 比率 发生器
各自 频道 在 这 escc 包含 一个 可编程序的
波特 比率 发生器. 各自 发生器 组成 的 二
8-位 时间 常量 寄存器 那 表格 一个 16-位 时间 con-
stant, 一个 16-位 向下 计数器, 和 一个 flip-flop 在 这 输出
producing 一个 正方形的 波. 在 开始-向上, 这 flip-flop 在
这 输出 是 设置 在 一个 高 状态, 这 值 在 这 时间 con-
stant 寄存器 是 承载 在 这 计数器, 和 这 计数器
开始 counting 向下. 这 输出 的 这 波特 比率 gen-
erator toggles 在之上 reaching 零; 这 值 在 这 时间
常量 寄存器 是 承载 在 这 计数器, 和 这
处理 是 重复的. 这 时间 常量 将 是 changed
在 任何 时间, 但是 这 新 值 做 不 引领 效应 直到
这 next 加载 的 这 计数器.
这 输出 的 这 波特 比率 发生器 将 是 使用 作
也 这 transmit 时钟, 这 receive 时钟, 或者 两个都. 它
能 也 驱动 这 数字的 阶段-锁 循环 (看 next
部分).
如果 这 receive 时钟 或者 transmit 时钟 是 不 编写程序
至 来到 从 这
TRxC
管脚, 这 输出 的 这 波特 比率
发生器 将 是 echoed 输出 通过 这
TRxC
管脚.
这 下列的 formula relates 这 时间 常量 至 这
波特 比率 在哪里 pclk 或者
RTxC
是 这 波特 比率 genera-
tor 输入 频率 在 hz. 这 时钟 模式 是 x1, x16,
x32, 或者 x64 作 选择 在 写 寄存器 4, 位 d
6
和
D
7
. 同步的 运作 模式 应当 选择 x1 和
异步的 应当 选择 x16, x32, 或者 x64.
时间 常量 =
pclk 或者 rtxc 频率
2 (波特 比率)(时钟 模式)
– 2
这 下列的 formula relates 这 时间 常量 至 这
波特 比率. 这 波特 比率 是 在 位/第二.
波特 比率 =
2
×
(时钟 模式)
×
(时间 常量 + 2)
pclk 或者 rtxc 频率
时间 常量 值
为 标准 波特 比率 在 br 时钟
= 3.9936 mhz
比率
(波特)
时间 常量
(decimal/十六进制 notation)
错误
19200
9600
7200
4800
3600
2400
2000
1800
1200
600
300
150
134.5
110
75
50
102
206
275
414
553
830
996
1107
1662
3326
6654
13310
14844
18151
26622
39934
(0066)
(00ce)
(0113)
(019e)
(0229)
(033e)
(03e4)
(0453)
(067e)
(0cfe)
(19fe)
(33fe)
(39fc)
(46e7)
(67fe)
(98fe)
0
0
0.12%
0
0.06%
0
0.04%
0.03%
0
0
0
0
0.0007%
0.0015%
0
0
数字的 阶段-锁 循环
这 escc 包含 一个 数字的 阶段-锁 循环 (dpll)
至 recover 时钟 信息 从 一个 数据 stream 和
nrzi 或者 fm encoding. 这 dpll 是 驱动 用 一个 时钟 那
是 nominally 32 (nrzi) 或者 16 (fm) 时间 这 数据 比率.
这 dpll 使用 这个 时钟, along 和 这 数据 stream, 至
construct 一个 时钟 为 这 数据. 这个 时钟 将 然后 是
使用 作 这 scc receive 时钟, 这 transmit 时钟,
或者 两个都.
为 nrzi encoding, 这 dpll counts 这 32x 时钟 至
create 名义上的 位 时间. 作 这 32x 时钟 是 counted,
这 dpll 是 searching 这 新当选的 数据 stream 为
edges (也 1/0 或者 0/1). 作 长 作 非 transitions 是
发现, 这 dpll 输出 将 是 自由 运动 和 它的 在-
放 时钟 源 将 是 分隔 用 32, producing 一个 输出-
放 时钟 没有 任何 阶段 jitter. 在之上 detecting 一个
转变 这 dpll 将 调整 它的 时钟 输出 (在 这
next counting 循环) 用 adding 或者 subtracting 一个 计数 的
1, 因此 producing 一个 终端 计数 closer 至 这 中心 的
这 位 cell. 这 adding 或者 subtracting 的 一个 计数 的 1 将
生产 一个 阶段 jitter 的
±
5.63
°
在 这 输出 的 这
dpll. 因为 这 scc’s dpll 使用 两个都 edges 的 这
新当选的 信号 至 对比 和 它的 时钟 源, 这
mark-空间 比率 (50%) 的 这 新当选的 信号 应当
不 deviate 用 更多 比
±
1.5% 如果 恰当的 locking 是 至
出现.
为 fm encoding, 这 dpll 安静的 counts 从 0 至 31, 但是
和 一个 循环 相应的 至 二 位 时间. 当 这
dpll 是 锁, 这 时钟 edges 在 这 数据 stream
应当 出现 在 counts 15 和 16 和 在
: 点此下载
