首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1415
 
资料名称:5962-8601601QA
 
文件大小: 246.44K
   
说明
 
介绍:
CMOS 8/16-Bit Microprocessor
 
 


: 点此下载
  浏览型号5962-8601601QA的Datasheet PDF文件第1页
1
浏览型号5962-8601601QA的Datasheet PDF文件第2页
2
浏览型号5962-8601601QA的Datasheet PDF文件第3页
3
浏览型号5962-8601601QA的Datasheet PDF文件第4页
4

5
浏览型号5962-8601601QA的Datasheet PDF文件第6页
6
浏览型号5962-8601601QA的Datasheet PDF文件第7页
7
浏览型号5962-8601601QA的Datasheet PDF文件第8页
8
浏览型号5962-8601601QA的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
3-5
管脚 描述
(持续)
这 下列的 管脚 函数 描述 是 为 80c88 系统 在 最小 模式 (i.e., mn/mx = v
CC
). 仅有的 这 管脚 功能
这个 是 唯一的 至 这 最小 模式 是 描述; 所有 其它 管脚 功能 是 作 描述 在之上.
最小 模式 系统
标识
管脚
号码 类型 描述
io/M 28 O 状态 线条: 是 一个 inverted 最大 模式 s2. 它 是 使用 至 distinguish 一个 记忆 进入 从
一个 i/o 进入. io/m 变为 有效的 在 这 t4 preceding 一个 总线 循环 和 仍然是 有效的 直到 这 final
t4 的 这 循环 (i/o = 高, m = 低). io/m 是 使保持 至 一个 高 阻抗 逻辑 一个 在 local 总线
“hold acknowledge”.
WR 29 O 写: strobe indicates 那 这 处理器 是 performing 一个 写 记忆 或者 写 i/o 循环, 取决于-
ing 在 这 状态 的 这 io/m 信号. wr 是 起作用的 为 t2, t3, 和 tw 的 任何 写 循环. 它 是 起作用的
低, 和 是 使保持 至 高 阻抗 逻辑 一个 在 local 总线 “hold acknowledge”.
INT一个 24 O inta: 是 使用 作 一个 读 strobe 为 中断 acknowledge 循环. 它 是 起作用的 低 在 t2, t3 和
tw 的 各自 中断 acknowledge 循环. 便条 那 inta 是 从不 floated.
ALE 25 O 地址 获得 使能: 是 提供 用 这 处理器 至 获得 这 地址 在 这
82c82/82c83 地址 获得. 它 是 一个 高 脉冲波 起作用的 在 时钟 低 的 t1 的 任何 总线 循环. 便条
那 ale 是 从不 floated.
dt/R 27 O 数据 transmit/receive: 是 需要 在 一个 最小 系统 那 desires 至 使用 一个 82c86/82c87
数据 总线 transceiver. 它 是 使用 至 控制 这 方向 的 数据 flow 通过 这 transceiver. logically,
dt/r 是 相等的 至 s1 在 这 最大 模式, 和 它的 定时 是 这 一样 作 为 io/m (t = 高,
r = 低). 这个 信号 是 使保持 至 一个 高 阻抗 逻辑 一个 在 local 总线 “hold acknowledge”.
DEN 26 O 数据 使能: 是 提供 作 一个 输出 使能 为 这 82c86/82c87 在 一个 最小 系统 这个
使用 这 transceiver. den 是 起作用的 低 在 各自 记忆 和 i/o 进入, 和 为 inta 循环.
为 一个 读 或者 inta 循环, 它 是 起作用的 从 这 middle 的 t2 直到 这 middle 的 t4, 当 为 一个 写
循环, 它 是 起作用的 从 这 beginning 的 t2 直到 这 middle 的 t4. den 是 使保持 至 高 阻抗 逻辑
一个 在 local 总线 “hold acknowledge”.
支撑,
HLDA
31
30
I
O
支撑: indicates 那 另一 主控 是 requesting 一个 local 总线 “hold”. 至 是 acknowledged, 支撑
必须 是 起作用的 高. 这 处理器 接到 这 “hold” 要求 将 公布 hlda (高) 作 一个
承认, 在 这 middle 的 一个 t4 或者 t1 时钟 循环. 同时发生的 和 这 issuance 的 hlda
这 处理器 将 float 这 local 总线 和 控制 线条. 之后 支撑 是 发现 作 正在 低, 这
处理器 lowers hlda, 和 当 这 处理器 needs 至 run 另一 循环, 它 将 又一次 驱动 这
local 总线 和 控制 线条.
支撑 是 不 一个 异步的 输入. 外部 同步 应当 是 提供 如果 这 系统 不能
否则 保证 这 设置 向上 时间.
SS0 34 O 状态 线条: 是 logically 相等的 至 S0
在 这 最大 模式. 这 结合体 的
ss0, io/m 和 dt/r 准许 这 系统 至
完全地 decode 这 电流 总线 循环
状态. ss0 是 使保持 至 高 阻抗 逻辑
一个 在 local 总线 “hold acknowledge”.
io/m dt/r SS0 特性
1 0 0 中断 acknowledge
1 0 1 读 i/o 端口
1 1 0 写 i/o 端口
1 1 1 Halt
0 0 0 代号 进入
0 0 1 读 记忆
0 1 0 写 记忆
0 1 1 被动的
80C88
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com