首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:144
 
资料名称:HCPL-3150060
 
文件大小: 253.57K
   
说明
 
介绍:
0.5 Amp Output Current IGBT Gate Drive Optocoupler
 
 


: 点此下载
  浏览型号HCPL-3150060的Datasheet PDF文件第9页
9
浏览型号HCPL-3150060的Datasheet PDF文件第10页
10
浏览型号HCPL-3150060的Datasheet PDF文件第11页
11
浏览型号HCPL-3150060的Datasheet PDF文件第12页
12

13
浏览型号HCPL-3150060的Datasheet PDF文件第14页
14
浏览型号HCPL-3150060的Datasheet PDF文件第15页
15
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
1-209
T
JE
= led 接合面 温度
T
JD
= 探测器 ic 接合面 温度
T
C
= 情况 温度 量过的 在 这 中心 的 这 包装 bottom
θ
LC
= led-至-情况 热的 阻抗
θ
LD
= led-至-探测器 热的 阻抗
θ
直流
= 探测器-至-情况 热的 阻抗
θ
CA
= 情况-至-包围的 热的 阻抗
∗θ
CA
将 取决于 在 这 板 设计 和 这 placement 的 这 部分.
cmr 和 这 led 在
(cmr
H
)
一个 高 cmr led 驱动 电路
必须 保持 这 led 在 在
一般 模式 过往旅客. 这个 是
达到 用 overdriving 这 led
电流 在之外 这 输入
门槛 所以 那 它 是 不 牵引的
在下 这 门槛 在 一个
瞬时. 一个 最小 led cur-
rent 的 10 毫安 提供 足够的
余裕 在 这 最大 i
FLH
5 毫安 至 达到 15 kv/
µ
s cmr.
cmr 和 这 led 止
(cmr
L
)
一个 高 cmr led 驱动 电路
必须 保持 这 led 止
(v
F
V
f(止)
) 在 一般
模式 过往旅客. 为 例子,
在 一个 -dv
CM
/dt 瞬时 在
图示 31, 这 电流 流
通过 c
LEDP
也 flows 通过
这 r
SAT
和 v
SAT
的 这 逻辑
门. 作 长 作 这 低 状态
电压 开发 横过 这
逻辑 门 是 较少 比 v
f(止)
, 这
led 将 仍然是 止 和 非
一般 模式 失败 将 出现.
这 打开 集电级 驱动 电路,
显示 在 图示 32, 不能 保持
这 led 止 在 一个 +dv
CM
/dt
瞬时, 自从 所有 这 电流
流 通过 c
LEDN
必须 是
有提供的 用 这 led, 和 它 是 不
推荐 为 产品
需要 过激 高 cmr
L
效能. 图示 33 是 一个
alternative 驱动 电路 这个,
像 这 推荐 应用
电路 (图示 25), 做 达到
过激 高 cmr 效能 用
shunting 这 led 在 这 止 状态.
下面 电压 lockout
特性
这 hcpl-3150 包含 一个
下面 电压 lockout (uvlo)
特性 那 是 设计 至 保护
这 igbt 下面 故障 情况
这个 导致 这 hcpl-3150
供应 电压 (相等的 至 这
全部地-charged igbt 门 电压)
至 漏出 在下 一个 水平的 需要 至
保持 这 igbt 在 一个 低 阻抗
状态. 当 这 hcpl-3150
输出 是 在 这 高 状态 和 这
供应 电压 drops 在下 这
hcpl-3150 v
uvlo-
门槛
(9.5 <v
uvlo-
<12.0), 这
optocoupler 输出 将 go 在
这 低 状态 和 一个 典型 延迟,
uvlo 转变 止 延迟, 的 0.6
µ
s.
当 这 hcpl-3150 输出 是 在
这 低 状态 和 这 供应
电压 rises 在之上 这 hcpl-
3150 v
UVLO+
门槛
(11.0 < V
UVLO+
< 13.5), 这
optocoupler 将 go 在 这 高
状态 (假设 led 是 “on”)
和 一个 典型 延迟, uvlo 转变
在 延迟, 的 0.8
µ
s.
ipm dead 时间 和
传播 延迟
规格
这 hcpl-3150 包含 一个
传播 延迟 区别
(pdd) 规格 将 至
帮助 designers 降低 “dead
time” 在 它们的 电源 反相器
设计. dead 时间 是 这 时间
时期 在 这个 两个都 这
高 和 低 一侧 电源
晶体管 (q1 和 q2 在 图示
25) 是 止. 任何 overlap 在 q1
和 q2 传导 将 结果 在
大 电流 流 通过
这 电源 设备 从 这 高-
至 这 低-电压 发动机 围栏.
至 降低 dead 时间 在 一个 给
设计, 这 转变 在 的 led2
应当 是 delayed (相关的 至 这
图示 28. 热的 模型.
θ
LD
= 439°c/w
T
JE
T
JD
θ
LC
= 391°c/w
θ
直流
= 119°c/w
θ
CA
= 83°c/w*
T
C
T
一个
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com