7
ATtiny15L
1187DS
–
12/01
CBI p, b clear 位 在 i/o 寄存器 i/o(p,b)
←
0None2
LSL Rd logical 变换 left rd(n+1)
←
rd(n), rd(0)
←
0 z,c,n,v 1
LSR Rd logical 变换 正确的 rd(n)
←
rd(n+1), rd(7)
←
0 z,c,n,v 1
ROL Rd rotate left 通过 carry rd(0)
←
c, rd(n+1)
←
rd(n), c
←
rd(7) z,c,n,v 1
ROR Rd rotate 正确的 通过 carry rd(7)
←
c, rd(n)
←
rd(n+1), c
←
rd(0) z,c,n,v 1
ASR Rd arithmetic 变换 正确的 rd(n)
←
rd(n+1), n = 0..6 z,c,n,v 1
SWAP Rd swap nibbles rd(3..0)
←
rd(7..4), rd(7..4)
←
rd(3..0) 毫无 1
BSET s 标记 设置 sreg(s)
←
1 sreg(s) 1
BCLR s 标记 clear sreg(s)
←
0 sreg(s) 1
BST rr, b 位 store 从 寄存器 至 t T
←
rr(b) T 1
BLD rd, b 位 加载 从 t 至 寄存器 rd(b)
←
TNone1
秒 设置 carry C
←
1C1
CLC clear carry C
←
0C1
SEN 设置 负的 标记 N
←
1N1
CLN clear 负的 标记 N
←
0N1
SEZ 设置 零 标记 Z
←
1Z1
CLZ clear 零 标记 Z
←
0Z1
SEI global 中断 使能 I
←
1I1
CLI global 中断 使不能运转 I
←
0I1
SES 设置 signed 测试 标记 S
←
1S1
CLS clear signed 测试 标记 S
←
0S1
SEV 设置 二
’
s complement overflow V
←
1V1
CLV clear 二
’
s complement overflow V
←
0V1
设置 设置 t 在 sreg T
←
1T1
CLT clear t 在 sreg T
←
0T1
SEH 设置 half-carry 标记 在 sreg H
←
1H1
CLH clear half-carry 标记 在 sreg H
←
0H1
NOP 非 运作 毫无 1
睡眠 睡眠 (看 明确的 descr. 为 睡眠 函数) 毫无 1
WDR 看门狗 重置 (看 明确的 descr. 为 wdr/计时器) 毫无 1
attiny15l 操作指南 设置 summary (持续)
Mnemonic Operands 描述 运作 Flags # clocks
: 点此下载
