飞利浦 半导体 产品 数据
AU5790单独的 线 能 transceiver
2001 将 18
15
表格 3 显示 这 最大 电源 消耗 的 一个 au5790 没有 tripping 这 热的 超载 保护, 为 指定 结合体 的
包装, 板 配置, 和 包围的 温度.
表格 3. 最大 电源 消耗
Θ
JA
P
tot
电源 消耗 最大值
额外的 foil 范围 为
热的 阻抗
T
一个
= 85
°
C T
一个
= 125
°
C
板 类型
额外的foil 范围 为
热温 消耗
k/w mW mW
所以-8 在 高
Conductance 板
正常的 查出 103 631 243
conductance 板
225 sq. mm 的 铜
foil 连结 至 管脚 8.
82 793 305
所以-8 在 低
Conductance 板
正常的 查出 163 399 153
conductance 板
225 sq. mm 的 铜
连结 至 管脚 8.
119 546 210
所以-8 在 非常 低
Conductance 板
正常的 查出 194 335 129
conductance 板
225 sq. mm 的 铜
连结 至 管脚 8.
135 481 185
所以-14 在 高
Conductance 板
正常的 查出 63 1032 397
conductance 板
105 sq. mm 的 铜
连结 至 各自 的 管脚
1, 7, 8, &放大; 14.
50 1300 500
所以-14 在 低
Conductance 板
正常的 查出 103 631 243
conductance 板
105 sq. mm 的 铜
连结 至 各自 的 管脚
1, 7, 8, &放大; 14.
70 929 357
所以-14 在 非常 低
Conductance 板
正常的 查出 126 516 198
conductance 板
105 sq. mm 的 铜
连结 至 各自 的 管脚
1, 7, 8, &放大; 14.
82 793 305
注释:
1. 这 高 conductance 板 是 为基础 在 modeling 完毕 至 eia/电子元件工业联合会 标准 jesd51-7. 这 板 emulated 包含 二 一个 ounce
厚 铜 地面 平面, 和 顶 表面 铜 conductor 查出 的 二 ounce (0.071 mm 厚度 的 铜).
2. 这 低 conductance 板 是 为基础 在 modeling 完毕 至 eia/电子元件工业联合会 标准 eia/jesd51-3. 这 板 做 不 包含 任何 地面
平面, 和 这 顶 表面 铜 conductor 查出 的 二 ounce (0.071 mm 厚度 的 铜).
3. 这 非常 低 conductance 板 是 为基础 在 这 eia/jesd51-3, 不管怎样 这 厚度 的 这 表面 conductors 有 被 减少 至
0.035 mm (也 涉及 至 作 1.0 ounce 铜).
4. 这 在之上 提到 电子元件工业联合会 规格 是 有 从:
http://www.电子元件工业联合会.org/
: 点此下载
