管脚 号码
管脚 名字 类型 描述
-05/-10 -03 -11
1 14 14 FS0 输入 频率 选择 0 为 clk1 (-03 和 -11 有 拉-ups).
5 1 1 FS1 输入 频率 选择 1 为 clk1 (-03 和 -11 有 拉-ups).
2 2 FS2 输入 频率 选择 2 为 clk1 (-03 和 -11 有 拉-ups).
3 3 FS3 输入 频率 选择 3 为 clk1 (-03 和 -11 有 拉-ups).
4 4 AGND - 相似物 地面.
2 5 5 地 - 数字的 地面.
6 PD 输入 电源-向下. shuts 止 碎片 当 低. 内部的 拉-向上.
6 慢 时钟 输入 慢 时钟 输入. forces clk1 至 8 mhz (regardless 的
fs 情况). 有 内部的 拉-向上.
3 7 7 x1/iclk 输入 结晶 输出 或者 输入 时钟 频率. 典型地
14.318 mhz 系统 时钟. 这个 输入 包含 加载
电容 和 反馈 偏差 为 一个 结晶.
4 8 8 X2 输出 结晶 输出 (非 连接 当 时钟 使用.) 这个
输入 包含 xtal 加载 电容.
9 9 oe(refclk) 输入 输出 使能. tristates refclk 当 低. 有
内部的 拉-向上.
10 10 oe(clk1) 输入 输出 使能. tristates clk1 当 低. 有 内部的
拉-向上.
6 11 11 CLK1 输出 clock1 输出 (看 解码 tables).
7 12 12 VDD - 数字的 电源 供应.
8 13 13 REFCLK 输出 涉及 时钟 输出. 生产 一个 缓冲 版本 的
这 输入 时钟 或者 结晶 频率 (典型地 14.318 mhz).
: 点此下载
