E
smart 3 先进的 激励 块
13
初步的
3.1.1 读
这 flash 记忆 有 四 读 模式 有:
读 排列, 读 identifier, 读 状态 和 读
query. 这些 模式 是 accessible 独立 的
这 v
PP
电压. 这 适合的 读 模式
command 必须 是 issued 至 这 cui 至 enter 这
相应的 模式. 在之上 最初的 设备 电源
-
向上
或者 之后 exit 从 重置, 这 设备 automatically
defaults 至 读 排列 模式.
ce# 和 oe# 必须 是 驱动 起作用的 至 获得 数据
在 这 输出. ce# 是 这 设备 选择 控制;
当 起作用的 它 使能 这 flash 记忆 设备.
oe# 是 这 数据 输出 控制 和 它 驱动 这
选择 记忆 数据 面向 这 i/o 总线. 为 所有 读
模式, we# 和 rp# 必须 是 在 v
IH
. 图示 7
illustrates 一个 读 循环.
3.1.2 输出 使不能运转
和 oe# 在 一个 逻辑
-
高 水平的 (v
IH
), 这 设备
输出 是 无能. 输出 管脚 是 放置 在 一个
高
-
阻抗 状态.
3.1.3 备用物品
deselecting 这 设备 用 bringing ce# 至 一个 逻辑
-
高 水平的 (v
IH
) places 这 设备 在 备用物品 模式,
这个 substantially 减少 设备 电源
消耗量 没有 任何 latency 为 subsequent
读 accesses. 在 备用物品, 输出 是 放置 在 一个
高-阻抗 状态 独立 的 oe#. 如果
deselected 在 程序 或者 擦掉 运作, 这
设备 持续 至 consume 起作用的 电源 直到 这
程序 或者 擦掉 运作 是 完全.
3.1.4 深的 电源-向下 / 重置
从 读 模式, rp# 在 v
IL
为 时间 t
PLPH
deselects 这 记忆, places 输出 驱动器 在 一个
高
-
阻抗 状态, 和 转变 止 所有 内部的
电路. 之后 返回 从 重置, 一个 时间 t
PHQV
是
必需的 直到 这 最初的 读 进入 输出 是
有效的. 一个 延迟 (t
PHWL
或者 t
PHEL
) 是 必需的 之后
返回 从 重置 在之前 一个 写 能 是 initiated.
之后 这个 wake
-
向上 间隔, 正常的 运作 是
restored. 这 cui resets 至 读 排列 模式, 和
这 状态 寄存器 是 设置 至 80h. 这个 情况 是 显示
在 图示 9a.
如果 rp# 是 带去 低 为 时间 t
PLPH
在 一个 程序
或者 擦掉 运作, 这 运作 将 是 aborted
和 这 记忆 内容 在 这 aborted location
(为 一个 程序) 或者 块 (为 一个 擦掉) 是 非 变长
有效的, 自从 这 数据 将 是 partially erased 或者
写. 这 abort 处理 变得 通过 这
下列的 sequence: 当 rp# 变得 低, 这
设备 shuts 向下 这 运作 在 progress, 一个
处理 这个 takes 时间 t
PLRH
至 完全. 之后
这个 时间 t
PLRH
, 这 部分 将 也 重置 至 读
排列 模式 (如果 rp# 有 gone 高 在 t
PLRH
,
图示 9b) 或者 enter 重置 模式 (如果 rp# 是 安静的 逻辑
低 之后 t
PLRH
, 图示 9c). 在 两个都 具体情况, 之后
returning 从 一个 aborted 运作, 这 相关的
时间 t
PHQV
或者 t
PHWL
/t
PHEL
必须 是 waited 在之前 一个
读 或者 写 运作 是 initiated, 作 discussed 在
这 previous paragraph. 不管怎样, 在 这个 情况,
这些 延迟 是 关联 至 这 终止 的 t
PLRH
相当 比 当 rp# 变得 高.
作 和 任何 automated 设备, 它 是 重要的 至
assert rp# 在 系统 重置. when 这系统
comes 输出 的 重置, 处理器 expects 至 读 从
这 flash 记忆. automated flash memories
提供 状态 信息 当 读 在
程序 或者 块 擦掉 行动. 如果 一个 cpu 重置
occurs 和 非 flash 记忆 重置, 恰当的 cpu
initialization 将 不 出现 因为 这 flash
记忆 将 是 供应 状态 信息
instead 的 排列 数据. intel’s flash memories 准许
恰当的 cpu initialization 下列的 一个系统 重置
通过 这 使用 的 这 rp# 输入. 在 这个 应用,
rp# 是 控制 用 这 一样 reset# 信号 那
resets 这 系统 cpu.
3.1.5 写
一个 写 takes 放置 当 两个都 ce# 和 we# 是
低 和 oe# 是 高. commands 是 写 至 这
command 用户 接口 (cui) 使用 标准
微处理器 写 timings 至 控制 flash
行动. 这 cui 做 不 occupy 一个
addressable 记忆 location. 这 地址 和
数据 buses 是 latched 在 这 rising 边缘 的 这
第二 we# 或者 ce# 脉冲波, whichever occurs 第一.
图示 8 illustrates 一个 程序 和 擦掉 运作.
这 有 commands 是 显示 在 表格 6, 和
附录 一个 提供 详细地 信息 在
移动的 在 这 不同的 模式 的 运作
使用 cui commands.
: 点此下载
