CY7B951
3
描述
这 cy7b951 local 范围 网络 atm transceiver 是 使用 在
sonet/sdh 和 atm 产品 至 recover 时钟 和 数据
信息 从 一个 155.52-mhz 或者 51.84-mhz nrz (非 re-
转变 至 零) 或者 nrzi (非 返回 至 零 invert 在 ones)
串行 数据 stream. 这个 设备 也 提供 一个 位-比率 trans-
mit 时钟, 从 一个 字节 比率 源 通过 这 使用 的 一个 frequen-
cy 乘法器 pll, 和 差别的 数据 buffering 为 这 trans-
mit 一侧 的 这 系统 (看
图示 1
).
运行 频率
这 cy7b951 运作 在 也 的 二 frequency 范围. 这
模式 输入 选择 这个 的 这 二 频率 范围 这
transmit frequency乘法器 pll 和 这 receive 时钟 和
数据 恢复 pll 将 运作. 这 模式 输入 有 三
不同的 函数的 selections. 当 模式 是 连接 至
V
CC
, 这 最高的 运行 范围 的 这 设备 是 选择. 一个
19.44-mhz
±
1% 源 必须 驱动 这 refclk 输入 和 这
二PLLs将 乘以 这个 比率 用 8 至 提供 输出clocks
那 运作 在 155.52 mhz
±
1%. 当 这 模式 输入 是
连接 至 地面 (gnd), 这 最低 运行 范围 的 这
设备 是 选择. 一个 6.48-mhz
±
1% 源 必须 驱动 这
refclk 输入 和 这 二 plls 将乘以 这个 比率 用 8 至
提供 输出 clocks 那 运作 在 51.84 mhz
±
1%. 当
这 模式 输入 是 leftunconnected 或者 强迫 至 大概
V
CC
/2, 这 设备 enters 测试 模式.
transmit 功能
这 transmit 部分 的 这 cy7b951 包含 一个 pll那takes
一个 refclk 输入 和 multiplies 它 用 8 (refclk
×
8) 至 生产
一个 pecl (pseudo ecl) 差别的 输出时钟 (tclk
±
). 这
传输者 有 二 运行 范围 那 是 可选择的 和
这 三-水平的 模式 管脚 作 explained 在之上. 这CY7B951
transmit 频率 乘法器 pll 准许 低-费用 字节 比率
时钟 来源 至 是 使用 至 时间 这 upstream 串行数据
传输者 作 显示 在
图示 1.
这 refclk
±
输入 能 是 配置 三 方法. 当 两个都
refclk+ 和 refclk- 是 连接 至 一个差别的
100k-兼容 pecl 源, 这 refclk 输入将behave
作 一个 差别的pecl 输入. 当 也 这 refclk- 或者 这
refclk+ 输入 是 在 一个 ttl 低, 这 其它 refclk 输入
变为 一个 ttl-水平的 输入 准许 它 至 是连接 至 一个
低-费用 ttl 结晶 振荡器. 这 refclk 输入 结构,
因此, 能 是 使用 作 一个 差别的pecl 输入, 一个 单独的
ttl 输入, 或者 作 一个 双 ttl 时钟multiplexing输入.
这 transmit pecl 不同的ial 输入 一双 (TSER
±
) 是 缓冲
用 这 cy7b951 yielding 这 差别的 数据 输出 (tout
±
).
这些 输出 能 是使用 至 直接地 drive 传递 me-
dia 此类 作 打印 circuit 板 (pcb) 查出, 视力的 驱动器,
twisted 一双, 或者 coaxial 缆索.
receive 功能
这 primary 函数 的 这 接受者 是 至 recover 时钟
(rclk
±
) 和 数据 (rser
±
) 从 这 新当选的 差别的
pecl 数据 stream (rin
±
) 没有 这 需要 为 外部 缓存区-
ing. 这些 建造-在 线条 接受者 输入, 作 好 作 这 tser
±
输入 提到 在之上, 有 一个 宽 一般模式 范围
(2.5v) 和 这 能力 至 receive 信号 和 作 little 作 50 mv
差别的 电压. they 是compatible 和 所有 pecl信号
和 任何 铜 媒介.
这 时钟 恢复 函数 是 执行 使用 一个 embedded
pll. 这 recovered 时钟 是 不 仅有的passed 至这 rclk
±
输出, 但是 也使用 internally 至 样本 这 输入 串行
stream 在 顺序 至 recover 这 数据 模式. 这receive pll
使用 这refclk 输入 作 一个 字节-比率 涉及. 这个 输入 是
multiplied 用 8 (REFCLK
×
8) 和 是 使用 至 改进 pll 锁
时间 和 至 提供 一个 中心 频率 为 运作 在 这
absence 的 在放 数据 stream transitions. 这 接受者 能 re-
覆盖 时钟 和数据 在 二 不同的 frequency 范围 取决于-
ing 在 这 状态 的 这 三-水平的 模式 管脚 作 explained ear-
lier. 至 insure 精确 数据 和 时钟 恢复, refclk
×
8
必须 是 在里面1000 ppm 的这 transmit 位 比率. 这 stan-
dards, 不管怎样, 具体说明那 这REFCLK
×
8 频率 accu-
racy 是 在里面 20
−
100 ppm.
这 不同的ial 输入 串行 数据 (rin
±
) 是 不 仅有的 使用 用 这
pll 至 recover 这 时钟 和 数据, 但是 它 是 也 缓冲 和
提交 作 这 pecl 差别的 输出 一双ROUT
±
. 这个
输出 一双 能 是 使用 作 部分 的 这 传递 线条 inter-
面向 电路 为根基 线条 wandercompensation, improving sys-
tem 效能 用 供应 减少 输入 jitter和 在-
creased 数据 eye opening.
运输车 发现 (cd) 和 link 故障 指示信号 (lfi
) func-
tions
这 link 故障 指示信号 (lfi
) 输出 是 一个 ttl-水平的 输出 那
indicates 这 状态 的 这 接受者. 这个 输出 能 是 使用 用
一个 外部 控制 为 loss 的 信号 (los), 丧失 的 框架
(lof), 或者 输出 的 框架 (oof) indications. lfi
是 控制 用
这 运输车 发现 输入, 这 内部的 transitions 探测器, 和
这 pll 输出 的 锁 (ool) 电路系统.
模式 3-水平的 在 频率 模式 选择. 这个 三-水平的 输入 选择 这 frequency 范围为 这 时钟 和 数据
恢复 receive pll 和这 频率 乘法器 transmit pll. 当 这个 输入 是 使保持 高 这
二 plls 运作 在 这 sonet (sdh) sts-3 (stm-1) 线条 比率 的 155.52 mhz. 当 这个 输入 是
使保持 低 这 二plls 运作 在 这 sonet sts-1 线条 比率 的 51.84 mhz. 这 refclk
±
频率 在 两个都 operating 模式 是 1/8 这 pll 运行 frequency. 当 这 模式输入 是 left
floating 或者 使保持 在 v
CC
/2 这 tser
±
输入 substitute 为 这 内部的 pll vco 为 使用 在 工厂
测试.
V
CC
电源.
V
SS
地面.
管脚 描述
(持续)
名字 i/o 描述
: 点此下载
