3
2 一般 描述
这 bbt3420 是 一个 四方形 8-位/10-位 并行的-至-串行 和
串行-至-并行的 transceiver 设备 完美的 为 高-带宽
interconnection 在 线条 cards, 串行 backplanes, 或者
视力的 modules, 在 interconnect 媒介 此类 作 打印
电路 板 (pcb) fr-4 查出 或者 铜 cables.
各自 独立 transceiver 频道 在 bbt3420 是
有能力 的 运行 在 2.488-3.1875gbps 在 全部-比率, 和
1.244-1.59375gbps 在 half-比率. 这 四 在-碎片
transceivers 显示 在 图示 1-2 能 也 是 配置 作
一个 单独的 10 gigabit attachment单位 接口 (xaui), 为
两个都 10g ethernet 和 10g fiber 频道 或者 专卖的
backplane 接口, 供应 向上 至 12.75gbps 的 数据
throughput 在 全部 duplex. 这 bbt3420 也 支持 这 10
gigabit 媒介 独立 接口 (xgmii) 在 这 并行的
接口. 这 设备 能 是 使用 作 一个 xgmii 扩展
sublayer (xgxs) 设备 至支持 变长 pcb 查出
在 视力的 transceiver modules 和 转变 fabrics, 作
显示 在 图示 1-1.
作 显示 在 图示 1-3, 各自 transceiver 频道 在
bbt3420 包含 一个 serializer, 一个 deserializer, 一个 8b/10b
encoder 和 解码器, 作 好 作 elastic 缓存区 那 提供
这 接口 为 串行 数据 传递 和 数据 恢复.
两个都 这 receive equalization和 这 transmit 前-emphasis
是 提供 在 各自 的 这 途径 至 maximize
效能. 在 增加, 一个 可编程序的 receive 先进先出 在
各自 频道 aligns 所有 新当选的 串行 数据 至 这 local 时钟
domain, adding 或者 removing 空闲 sequences 作 需要.
这个 在 返回 将 eliminate 这 需要 为 多样的 时钟
domains 为 这 连接 asic 设备 至 这 transceiver.
各自 transceiver 频道 能 也 是 配置 至 运作
作 一个 非-encoded 10-位 transceiver, 准许 长 strings 的
consecutive 1's 或者 0's (向上 至 512位). 这个 特性 使能
这 bbt3420 至 accommodate 专卖的 encoded 数据
links.
在 各自 频道, 这 传输者 accepts 向上 至 10-位 宽
并行的 sstl_2 或者 hstl 类 i/o (图示 2-1) data, 这个
是 然后 serialized 在 高-速 nrz (非-返回 至 零)
串行 streams. 这 effective 串行 输出 阻抗 是
nominally 150
Ω
差别的.
这 bbt3420 transceiver 能 是 配置 通过 管脚 和
通过 这 管理 数据 输入/输出 (mdio)
接口 指定 在 ieee 802.3 clause 22 或者 clause 45.
这 设备 支持 两个都 这 5-位 phy 地址 为 clause
22 和 这 5-位 端口 地址为 clause 45. 这 四 设备
地址 为 clause 45 是 用户 可选择的. 这 设备
也 支持 这 建造-在 自 测试 (bist) 和 ieee 1149.1
(jtag) 为 自-测试 目的 包含 串行 和 并行的
loopback 下面 也 外部 管脚 或者 mdio 控制, 和
pseudo 随机的 位 sequence (prbs) 一代 和
verification.
这 bbt3420 是 聚集 在 一个 289-管脚 19mm x 19mm
hsbga 包装. 这 设备 能 运作 和 一个 单独的 1.8v
供应 和 dissipates 仅有的 250mw 每 频道.
图示 1-3. 函数的 块 图解 的 一个 单独的 频道
时钟 和
数据
恢复
100 ohm
末端,
equalizer,
信号
发现
deserializer &放大;
Comma
探测器
10b/8b
解码器
rx 先进先出
Deskew
逻辑
Serializer
8b/10b
Encoder
&放大;
AKR
发生器
tx 先进先出
&放大;
错误 和
Orderset
探测器
BIST
模式
发生器
BIST
模式
分析器
DDR
输入
寄存器
DDR
输出
寄存器
td[9:0]
TBC
rd[9:0]
RBC
TX+
tx-
RX+
rx-
SIGDET
代号
hs_tx_clk
ref_clk
BISTEN
PLP
SLP
前-empahsis
图示 2-1. sstl_2/hstl 类 i i/o
vtt=vddq/2
50
Ω
Zo=50
Ω
vref= vddq/2
vddq/2
VDDQ
VDDQ
BBT3420
: 点此下载
