8
LTC1821
表格 1
控制 输入
CLR WR LD 寄存器 运作
0 X X 重置 输入 和 dac 寄存器 至 所有 0s 为 ltc1821 和 midscale 为 ltc1821-1 (异步的 运作)
1 0 0 写 输入 寄存器 和 所有 16 数据 位
1 1 1 加载 dac 寄存器 和 这 内容 的 这 输入 寄存器
1 0 1 输入 和 dac 寄存器 是 transparent
1 clk = ld 和 wr 系 一起. 这 16 数据 位 是 写 在 这 输入 寄存器 在 这 下落 边缘 的 这 clk 和 然后
承载 在 这 dac 寄存器 在 这 rising 边缘 的 这 clk
1 1 0 非 寄存器 运作
真实 表格
96k
12k
12k
96k
48k
96k
48k
96k
解码器
D15
(msb)
D13
D14
D15
D12 D11 D0
(lsb)
加载
V
CC
REF R
FB
V
输出
I
输出
DNC*
CLR
7
DGND
*connected 内部.
做 不 连接 外部
电路系统 至 这些 管脚
1
1821 bd
dac 寄存器
48k 48k 48k 48k 48k 48k 48k
12k
23
2
R1
10
R
COM
9
8
LD
24
25
D14
26
D4
36
D3
3
D2
4
D0
6
D1
5
WR
18
NC
22
13
DNC*
19
DNC*
21
V
+
15
14
V
–
20
AGNDS
16
AGNDF
17
12
R
OFS
11
• • •
12k
WR
输入 寄存器
• • • •
RST
RST
–
+
块 diagra
W
: 点此下载
