max1240/max1241
+2.7v, 低-电源,
12-位 串行 adcs 在 8-管脚 所以
10 ______________________________________________________________________________________
ed. 之后 一个 内部 安排时间 转换 时期, 这 终止
的 转换 是 signaled 用 dout 拉 高. 数据
能 然后 是 shifted 输出 serially 和 这 外部 时钟.
使用
SHDN
至 减少 供应 电流
电源 消耗量 能 是 减少 significantly 用
关闭 向下 这 max1240/max1241 在 con-
版本. 图示 6 显示 一个 plot 的 平均 供应 cur-
rent 相比 转换 比率. 因为 这 max1241
使用 一个 外部 涉及 电压 (assumed 至 是 前-
sent continuously), 它 “wakes up” 从 关闭 更多
quickly (在 4µs) 和 因此 提供 更小的 平均
供应 电流. 这 wake-向上 时间 (t
WAKE
) 是 这 时间
从 当
SHDN
是 deasserted 至 这 时间 当 一个 con-
版本 将 是 initiated (图示 5). 为 这 max1240,
这个 时间 取决于 在 这 时间 在 关闭 (图示 7)
因为 这 外部 4.7µf 涉及 绕过 电容
loses 承担 慢速地 在 关闭.
外部 时钟
这 真实的 转换 做 不 需要 这 外部
时钟. 这个 准许 这 转换 结果 至 是 读 后面的
在 这 µp’s convenience 在 任何 时钟 比率 从 向上 至
2.1mhz. 这 时钟 职责 循环 是 unrestricted 如果 各自
时钟 阶段 是 在 least 200ns. 做 不 run 这 时钟
当 一个 转换 是 在 progress.
定时 和 控制
转换-开始 和 数据-读 行动 是 控制
用 这
CS
和 sclk 数字的 输入. 这 定时 图解
的 计算数量 8 和 9 外形 串行-接口 运作.
一个
CS
下落 边缘 initiates 一个 转换 sequence: 这
t/h 平台 holds 这 输入 电压, 这 模数转换器 begins 至
转变, 和 dout 改变 从 高 阻抗 至
逻辑 低. sclk 必须 是 保持 低 在 这 变换器-
sion. 一个 内部的 寄存器 stores 这 数据 当 这 con-
版本 是 在 progress.
10
1
0.01
0.001
0.1 1 10 100 1k 10k 100k
0.1
转换 比率 (hz)
供应 currnet (毫安)
V
DD
=
V
REF
= 3.0v
R
加载
=
∞
, c
加载
= 50pf
代号 = 010101010000
max1241 图. 06a
MAX1241
MAX1240
图示 6. 平均 供应 电流 vs. 转换 比率
1.0
0.0
0.001 0.01 0.1 1 10
0.8
0.6
0.4
0.2
时间 在 关闭
(秒)
电源-向上 延迟 (ms)
max1240/41-07a
图示 7. 典型 涉及 电源-向上 延迟 vs. 时间 在
关闭
EOC
接口 空闲
转换
在 progress
EOC
0
µ
s
TRAILING
ZEROS
空闲
时钟 输出 串行 数据
追踪/支撑
状态
追踪
支撑
追踪
DOUT B11 B10 B9 B8 B7 B6 B5 B4 B3 B2 B1 B0
SCLK
14 8 12 16
7.5
µ
s (t
CONV
)
支撑
0
µ
s
(t
CS
)
总的 = 13.7
µ
s
12.5
×
0.476
µ
s = 5.95
µ
s
循环 时间
CS
0.24
µ
s
图示 8. 接口 定时 sequence
: 点此下载
