max1270/max1271
multirange, +5v, 8-频道,
串行 12-位 adcs
6 _______________________________________________________________________________________
便条 1:
精度 规格 测试 在 v
DD
= +5.0v. 效能 在 电源-供应 容忍 限制 是 有保证的 用 电源-供应
拒绝 测试.
便条 2:
外部 涉及: v
REF
= 4.096v, 补偿 错误 nulled. 完美的 last-代号 转变 = fs - 3/2 lsb.
便条 3:
地面 “on” 频道; sine 波 应用 至 所有 “off” 途径. v
在
= ±5v (max1270), v
在
= ±4v (max1271).
便条 4:
有保证的 用 设计, 不 生产 测试.
便条 5:
使用 静态的 外部 负载 在 转换 为 指定 精度.
便条 6:
测试 使用 内部的 涉及.
便条 7:
psrr 量过的 在 全部 规模. 测试 为 这 ±10v (max1270) 和 ±4.096v (max1271) 输入 ranges.
便条 8:
acquisition 阶段 和 转换 时间 是 依赖 在 这 时钟 时期; 时钟 有 50% 职责 循环 (图示 6).
便条 9:
不 生产 测试. 提供 为 设计 guidance 仅有的.
定时 特性
(v
DD
= +4.75v 至 +5.25v; 单极的/双极 范围; 外部 涉及 mode, v
REF
= +4.096v; 4.7µf 在 ref; 外部 时钟; f
CLK
=
2.0mhz (max127_b); f
CLK
= 1.8mhz (max127_一个); t
一个
= t
最小值
至 t
最大值
, 除非 否则 指出. 典型 值 是 t
一个
= +25°c.)
(计算数量 2, 5, 7, 10)
参数
标识情况最小值典型值最大值单位
din 至 sclk 建制 t
DS
100 ns
din 至 sclk 支撑 t
DH
0ns
sclk 下降 至 输出 数据 有效的 t
做
20 170 ns
CS
下降 至 输出 使能 t
DV
C
加载
= 100pf 120 ns
CS
上升 至 输出 使不能运转 t
TR
C
加载
= 100pf 100 ns
CS
至 sclk 上升 建制 t
CSS
100 ns
CS
至 sclk 上升 支撑 t
CSH
0ns
sclk 脉冲波-宽度 高 t
CH
200 ns
sclk 脉冲波-宽度 低 t
CL
200 ns
sclk 下降 至 sstrb t
SSTRB
C
加载
= 100pf 200 ns
CS
至 sstrb 输出 使能 t
SDV
C
加载
= 100pf, 外部 时钟 模式 仅有的 200 ns
CS
至 sstrb 输出 使不能运转 t
STR
C
加载
= 100pf, 外部 时钟 模式 仅有的 200 ns
sstrb 上升 至 sclk 上升 t
SCK
内部的 时钟 模式 仅有的 (便条 4) 0 ns
: 点此下载
