MAX5200–MAX5203
低-费用, 电压-输出, 16-位 dacs 和
内部的 涉及 在 µmax
_______________________________________________________________________________________ 9
数据 加载 在 这 数据 输入 (din). 拉
CS
低 和
时钟 在 各自 位 的 这 16-位 数字的 文字 在 这 rising
边缘 的 这 串行 时钟 (sclk). 二 8-位 字节 能 是
使用, 和 做 不 需要 任何 额外的 时间 在
它们. 拉
CS
高 之后 加载 这 16-位 文字
transfers 那 代号 在 这 dac 寄存器 和 然后
updates 这 输出. 如果
CS
是 不 保持 低 在 这
全部 加载 的 这 16-位 文字, 数据 是 corrupted. 在
这个 情况, 一个 新 16-位 文字 必须 是 承载.
LDAC
必须 是 保持 低 在 所有 时间 为 这 在之上 说明.
一个 alternate 方法 的 接合 和 updating 这
max5200–max5203 能 是 完毕 和 一个 fourth 数字的
输入, 这 起作用的-低 加载 dac (
LDAC
).
LDAC
准许
这 输出 至 更新 asynchronously 之后
CS
变得
高. 它 是 有用的 当 updating 多样的 max5200–
max5203s synchronously 当 分享 一个 单独的
LDAC
和
CS
线条.
LDAC
必须 是 保持 高 在 所有 时间 dur-
ing 这 数据-加载 sequence 和 必须 仅有的 是
asserted 当
CS
是 高. asserting
LDAC
当
CS
是
低 能 导致 corrupted 数据. 至 运作 这
max5200–max5203 使用
LDAC
, 拉
LDAC
高, 拉
CS
低, 加载 这 16-位 文字 作 描述 在 这 previ-
ous paragraph, 和 拉
CS
高 又一次. 下列的 这些
commands, 这 dac 输出 仅有的 updates 当
LDAC
是 asserted 低 (图示 3).
关闭 模式
这 低-电源 关闭 模式 减少 供应 电流
至 典型地 1µa 和 一个 最大 的 10µa. 关闭
模式 是 不 使活动 通过 command words, 作 是
一般 among d/一个 转换器. 这些 设备 需要
细致的 manipulation 的
CS
和 sclk (图示 4).
关闭 向下
至 shut 向下 这 max5200–max5203, 改变 这
状态 的 sclk (也 一个 高 至 低 或者 低 至 高 transi-
tion 能 是 使用) 和 脉冲波 二 下落
CS
edges. 在
顺序 至 保持 这 设备 在 关闭 模式, sclk
必须
不 改变 状态. sclk 必须 仍然是 在 这 状态
它 是 在 之后 这 二
CS
脉冲.
waking 向上
那里 是 二 方法 至 wake 向上 这 max5200–
max5203. 脉冲波 一个 下落
CS
边缘 或者 转变 sclk.
它 takes 50µs 典型地 从 这
CS
下落 边缘 或者 sclk
转变 为 这 dac 至 返回 至 正常的 运作.
电源-在 重置
这 max5200–max5203 有 一个 电源-在 重置 电路 至
设置 这 dac’s 输出 至 一个 知道 状态 当 v
DD
是 第一
应用. 这 max5200/max5202 重置 至 midscale (代号
8000 十六进制) 在之上 电源-向上. 这 max5201/max5203 重置
至 零 规模 (代号 0000 十六进制) 在之上 电源-向上. 这个
确保 那 unwanted 输出 电压 做 不 出现
立即 下列的 一个 系统 电源-向上, 此类 作 一个 丧失
的 电源. 它 是 必需的 至 应用 v
DD
第一 在之前 任何 其它
输入 (din, sclk,
CLR
,
LDAC
, 和
CS
).
t
CL
t
CH
t
CSS
D14D15
t
DS
t
DH
D0
t
CSH
t
CS1
t
CS0
SCLK
CS
DIN
t
CP
t
CSWH
便条:
ldac 是 逻辑 低.
图示 2. 3-线 接口 定时 图解
: 点此下载
