块 图解
管脚 描述
MOT 总线 类型 选择 输入
MOT 选择 总线 定时 为 也 Motorola
或者 Intel architecture. 这个 管脚 应当 是
系 至 V
CC
为 Motorola 定时 或者 至 V
SS
为
Intel 定时 (看 表格 1). 这 设置
应当 不 是 changed 在 系统 opera-
tion. MOT 是 内部 牵引的 低 用 一个
30K
Ω
电阻.
AD
0
–AD
7
多路复用 地址/数据 输入/
输出
这 bq3285e/l 总线 循环 组成 的 二
阶段: 这 地址 阶段 和 这 数据-
转移 阶段. 这 地址 阶段 前-
cedes 这 数据-转移 阶段. 在 这
地址 阶段, 一个 地址 放置 在
AD
0
–AD
7
和 EXTRAM 是 latched 在 这
bq3285e/l 在 这 下落 边缘 的 这 作 sig-
nal. 在 这 数据-转移 阶段 的 这
总线 循环, 这 AD
0
–AD
7
管脚 提供 作 一个 bidi-
rectional 数据 总线.
作 地址 strobe 输入
作 serves 至 demultiplex 这 地址/数据
总线. 这 下落 边缘 的 作 latches 这 ad-
dress 在 AD
0
–AD
7
和 extram. 这个 de-
multiplexing 处理 是 独立 的 这
CS 信号. 为 插件 和 SOIC 包装 和
MOT=V
SS
, 这 作 输入 是 提供 一个 信号
类似的 至 ALE 在 一个 intel-为基础 系统.
2
总线
类型
MOT
水平的
DS
相等的
r/w
相等的
作
相等的
Motorola
V
CC
ds, e, 或者
Φ
2
r/w 作
Intel
V
SS
rd,
memr, 或者
i/或者
wr,
memw, 或者
i/ow
ALE
表格 1. 总线 建制
bq3285e/l