飞利浦 半导体 产品 规格
powermos 晶体管 buk101-50gl
逻辑 水平的 topfet
图.26. normalised 夹紧 活力 比率.
E
DSM
% = f(t
mb
); 情况: i
D
= 26 一个; v
是
= 5 v
图.27. 夹紧 活力 测试 电路, r
是
= 50
Ω
.
图.28. 典型 止-状态 泄漏 电流.
I
DSS
= f(t
j
); 情况: v
DS
= 40 v; i
是
= 0 v.
图.29. normalised 输入 电流 (正常的 运作).
I
是
/i
是
25 ˚c = f(t
j
); v
是
= 5 v
图.30. normalised 输入 电流 (保护 latched).
I
ISL
/i
ISL
25 ˚c = f(t
j
); v
是
= 5 v
0 20 40 60 80 100 120 140
tmb / c
EDSM%
120
110
100
90
80
70
60
50
40
30
20
10
0
-60 -20 20 60 100 140 180
tj / c
iiso normalised 至 25 c
1.5
1
0.5
L
d.u.t.
VDD
RIS
r 01
VDS
-id/100
+
-
调往
VIS
0
P
D
S
I
TOPFET
ID
0
VDS
0
VDD
v(cl)dss
肖特基
-60 -20 20 60 100 140 180
tj / c
iisl normalised 至 25 c
1.5
1
0.5
E
DSM
=
0.5
⋅
LI
D
2
⋅
V
(
CL
)
DSS
/(
V
(
CL
)
DSS
−
V
DD
)
0 20 40 60 80 100 120 140
tj / c
Idss
1 毫安
100 ua
10 ua
1 ua
100 na
典型值
january 1993 9 rev 2.600