AT24C21
5
函数的 描述
这 at24c21 有 二 模式 的 运作: 这 transmit-
仅有的 模式 和 这 双向的 模式. 那里 是 一个 独立的
2-线 协议 至 支持 各自 模式, 各自 having 一个 sepa-
比率 时钟 输入 (scl 和 vclk) 和 两个都 模式 分享 一个
一般 双向的 数据 线条 (sda). 这 at24c21
enters 这 transmit-仅有的 模式 在之上 powering 向上 这
设备. 在 这个 模式, 这 设备 transmits 数据 在 这 sda
管脚 在之上 一个 时钟 信号 在 这 vclk 管脚. 这 设备 将
仍然是 在 这 transmit-仅有的 模式 直到 一个 有效的 高-至-低
转变 takes 放置 在 这 scl 管脚. 这 设备 将
转变 在 这 双向的 模式 当 一个 有效的 转变
在 这 scl 管脚 是 公认的. once 这 设备 有 transi-
tioned 至 这 双向的 模式, 那里 是 非 方法 至 返回 至
这 transmit-仅有的 模式, 除了 至 电源 向下 (重置) 这
设备.
transmit-仅有的 模式 (ddc1)
这 at24c21 将 电源 向上 在 这 transmit-仅有的 模式. 在
这个 模式, 这 设备 将 输出 一个 位 的 数据 在 这 sda
管脚 在 各自 rising 边缘 在 这 vclk 管脚. 数据 是 transmit-
ted 在 8 位 words 和 这 大多数 重大的 位 第一. 各自
文字 是 followed 用 一个 9th “don't care” 位 这个 将 是 在
高 阻抗 状态 (谈及 至 图示 1). 这 at24c21 将
continuously 循环 通过 这 全部 记忆 排列 在
incremental sequence 作 长 一个 vclk 是 呈现 和 非
下落 edges 在 scl 是 received. 当 这 最大
地址 (7fh) 是 reached, 这 输出 将 wrap 周围 至
这 零 location (00h) 和 continue. 这 双向的
模式 时钟 (scl) 管脚 必须 是 使保持 高 为 这 设备 至
仍然是 在 这 transmit-仅有的 模式.
在之上 电源-向上, 这 at24c21 将 不 输出 有效的 数据 直到
它 有 被 initialized. 在 initialization, 数据 将 不 是
有 直到 之后 这 第一 nine clocks 是 sent 至 这
设备 (谈及 至 图示 2). 这 开始 地址 为 这
transmit-仅有的 模式 能 是 决定 在 initializa-
tion. 如果 这 sda 管脚 是 使保持 高 在 这 第一 第八 clocks
(谈及 至 图示 2), 这 开始 地址 将 是 7fh. 如果 这
sda 管脚 是 低 在 这 第一 第八 clocks, 这 开始
地址 将 是 00h. 在 这 ninth 时钟, sda 应当 是
在 高 阻抗.
图示 1.
transmit-仅有的 模式
图示 2.
设备 initialization 为 transmit-仅有的 模式
: 点此下载
