2-4
Architecture
lattice 半导体 latticeecp/ec 家族 数据 薄板
图示 2-4. slice 图解
Table 2-1. slice 信号 描述
函数 类型 信号 names 描述
输入 数据 信号 a0, b0, c0, d0 输入 至 lut4
输入 数据 信号 a1, b1, c1, d1 输入 至 lut4
输入 multi-目的 M0 multipurpose 输入
输入 multi-目的 M1 multipurpose 输入
输入 控制 信号 CE 时钟 使能
输入 控制 信号 LSR local 设置/重置
输入 控制 信号 CLK 系统 时钟
输入 inter-pfu 信号 FCIN 快 carry 在
1
输出 数据 信号 f0, f1 lut4 输出 寄存器 绕过 信号
输出 数据 信号 q0, q1 寄存器 输出
输出 数据 信号 OFX0 输出 的 一个 lut5 mux
输出 数据 信号 OFX1 输出 的 一个 lut6, lut7, lut8
2
mux 取决于 在 这 slice
输出 inter-pfu 信号 FCO 为 这 正确的 大多数 pfu 这 快 carry chain 输出
1
1. 看 图示 2-3 为 连接 详细信息.
2. 需要 二 pfus.
lut4 &放大;
CARRY
lut4 &放大;
CARRY
Slice
A0
B0
C0
D0
ff/
获得
OFX0
F0
Q0
A1
B1
C1
D1
CI
CI
CO
CO
F
总
CE
CLK
LSR
ff/
获得
OFX1
F1
Q1
F
总
D
D
M1
至/ 从
不同的 slice / pfu
至/从
不同的 slice / pfu
LUT
Expansion
Mux
M0
OFX0
从
Routing
至
Routing
控制 信号
选择 和
inverted 每
slice 在 routing
interslice 信号
是 不 显示