rev. 0
ADP3410
–8–
theory 的 运作
这 adp3410 是 一个 双 场效应晶体管 驱动器 优化 为 驱动
二 n-频道 fets 在 一个 同步的 buck 转换器 topology.
一个 单独的 pwm 输入 信号 是 所有 那 是 必需的 至 合适的
驱动 这 高-一侧 和 这 低-一侧 fets. 各自 驱动器 是
有能力 的 驱动 一个 3 nf 加载 和 仅有的 一个 20 ns 转变 时间.
一个 更多 详细地 描述 的 这 adp3410 和 它的 特性
跟随. 谈及 至 这 函数的 块 图解.
低-一侧 驱动器
这 低-一侧 驱动器 是 设计 至 驱动 低-r
ds(在)
n-频道
mosfets. 这 最大 输出 阻抗 为 这 驱动器 是
5
Ω
s 为 两个都 sourcing 和 sinking 门 电流. 这 低-输出
阻抗 准许 这 驱动器 至 有 20 ns 上升 和 下降 时间 在
一个 3 nf 加载. 这 偏差 至 这 低-一侧 驱动器 是 内部 con-
nected 至 这 vcc 供应 和 pgnd.
当 这 驱动器 是 使能, 这 驱动器’s 输出 是 180
°
输出 的
阶段 和 这 pwm 输入. 当 这 驱动器 是 shut 向下 或者 这
全部 adp3410 是 在 关闭 或者 在 下面 电压 lockout, 这
低-一侧 门 是 使保持 低.
高-一侧 驱动器
这 高-一侧 驱动器 是 设计 至 驱动 一个 floating 低 r
ds(在)
n-频道 场效应晶体管. 这 最大 输出 阻抗 为 这
驱动器 是 5
Ω
s 为 两个都 sourcing 和 sinking 门 电流. 这
低 输出 阻抗 准许 这 驱动器 至 有 20 ns 上升 和 下降
时间 在 一个 3 nf 加载. 这 偏差 电压 为 这 高-一侧 驱动器
是 开发 用 一个 外部 自举 供应 电路, 这个 是
连接 在 这 bst 和 sw 管脚.
这 自举 电路 comprises 一个 肖特基 二极管, d1, 和
自举 电容, c
BST
. 当 这 adp3410 是 开始 向上,
这 sw 管脚 是 在 地面, 所以 这 自举 电容 将 承担
向上 至 vcc
通过 d1. 作 这 输入 电压 ramps 向上 和
超过 这 uvlo 门槛, 这 高-一侧 驱动器 是 使能.
当 这 pwm 输入 变得 高, 这 高-一侧 驱动器 将 begin
至 转变 这 高-一侧 场效应晶体管, q1, 在 用 拉 承担 输出 的
C
BST
. 作 q1 转变 在, 这 sw 管脚 将 上升 向上 至 v
BATT
,
forcing 这 bst 管脚 至 v
BATT
+ v
c(bst)
, 这个 是 足够的 门-
至-源 电压 至 支撑 q1 在. 至 完全 这 循环, q1 是
切换 止 用 拉 这 门 向下 至 这 电压 在 这
sw 管脚. 当 这 低-一侧 场效应晶体管, q2, 转变 on, 这 sw 管脚 是
牵引的 至 地面. 这个 准许 这 自举 电容 至 承担
向上 至 vcc
又一次.
这 高-一侧 驱动器’s输出 是 在 阶段 和 这 pwm 输入.
当 这 驱动器 是 在 下面-电压 lockout, 这 高-一侧 门
是 使保持 低.
overlap 保护 电路
这 overlap 保护 电路 (opc) 阻止 两个都 的 这
主要的 电源 switches, q1 和 q2, 从 正在 在 在 这 一样
时间. 这个 是 完毕 至 阻止 shoot-通过 电流 从
flowing 通过 两个都 电源 switches 和 这 有关联的 losses
那 能 出现 在 它们的 在-止 transitions. 这 overlap
保护 电路 accomplishes 这个 用 adaptively controlling 这
延迟 从 q1’s 转变 止 至 q2’s 转变 在, 和 用 程序-
ming 这 延迟 从 q2’s 转变 止 至 q1’s 转变 在.
至 阻止 这 overlap 的 这 门 驱动 在 q1’s 转变 止
和 q2’s 转变 在, 这 overlap 电路 monitors 这 电压 在
这 sw 管脚. 当 这 pwm 输入 信号 变得 低, q1 将
begin 至 转变 止 (之后 一个 传播 延迟), 但是 在之前 q2
能 转变 在, 这 overlap 保护 电路 waits 为 这 电压
在 这 sw 管脚 至 下降 从 v
BATT
至 1 v. once 这 电压 在 这
sw 管脚 有 fallen 至 1 v, q2 将 begin 转变 在. 用 waiting 为
这 电压 在 这 sw 管脚 至 reach 1 v, 这 overlap 保护
电路 确保 那 q1 是 止 在之前 q2 转变 在, regardless 的
变化 在 温度, 供应 电压, 门 承担, 和 驱动
电流.
至 阻止 这 overlap 的 这 门 驱动 在 q2’s 转变 止
和 q1’s 转变 在, 这 overlap 电路 提供 一个 可编程序的
延迟 那 是 设置 用 一个 电容 在 这 dly 管脚. 当 这 pwm
输入 信号 变得 高, q2 将 begin 至 转变 止 (之后 一个propa-
gation 延迟),但是 在之前 q1 能 转变 在, 这 overlap 保护
电路 waits 为 这 电压 在 drvl 至 漏出 至 周围 10% 的
vcc. once 这 电压 在 drvl 有 reached 这 10% 要点,
这 overlap 保护 电路 将 wait 为 一个 20 ns 典型 propa-
gation 延迟 加 一个 额外的 延迟 为基础 在 这 外部
电容, c
DLY
. 这 延迟 电容 adds 一个 额外的 1 ns/pf
的 延迟. once 这 可编程序的 延迟 时期 有 expired, q1
将 begin 转变 在. 这 延迟 准许 时间 为 电流 至 com-
mutate 从这 身体 二极管 的 q2 至 一个 外部 肖特基
二极管, 这个准许 转变-止 losses 至 是 减少. 虽然 不
作 foolproof 作 这 adaptive 延迟, 这 可编程序的 延迟 adds
一个 安全 余裕 至 账户 为 变化 在大小, 门 承担, 和
内部的 延迟 的 这 外部 电源 mosfets.
超（电）压 保护
一个 超（电）压 保护 电路 monitors 这 输出 电压
为 一个 超（电）压 情况. 这个 情况 是 可能 如果 q1
应当 失败. 如果 这个 应当 出现, 这 输出 电压 将 begin
至 上升 向上 至 这 电池 电压 在哪里 它 将 pose 这 threat
的 损坏 至 这 设备 连接 至 这 输出. 用 adding 一个
电阻 分隔物, ra 和 rb, 至 这 ovpset 管脚, 这 输出
电压 能 是 监控 为 这个 故障 情况.
如果 这 电压 在 这 ovpset 管脚 超过 这 1.2 v 门槛,
这个 indicates 一个 故障 情况 和 q1 是 转变 止 和 这
低-一侧 场效应晶体管 (同步的 rectifier) 是 转变 在. 这 电源
switches 将 仍然是 在 这个 状态 直到 这 电压 在 这
ovpset 管脚 falls 在下 400 mv. 这 转变-在 的 q2 是 不
delayed 用 monitoring 这 sw 电压, 但是 这 triggering 的
ovp 是 intentionally 慢 至 避免 false triggering.
低-一侧 驱动器 使能
这 低-一侧 驱动器 使能 (
DRVLSD
) 准许 外部 控制
的 这 同步的 rectifier. 这个 是 特别 有用的 为 主要的-
taining efficiency 下面 明亮的 加载 情况. 在 明亮的 负载, 这
pwm 职责 循环 变为 小, meaning 这 高-一侧 转变 是
在 为 一个 非常 短的 时间 和 这 同步的 rectifier 是 在 为
这 remainder 的 这 时期. 下面 这些 情况, 这 induc-
tor 电流 ramps 向上 在 这 短的 高-一侧 转变 在 时间,
和 然后 ramps 向下 在 这 同步的 rectifier’s 在
时间. 如果 这 inductor 电流 reaches 零 和 那里 是 安静的 时间
left 在 这 时期, 这 inductor 电流 将 begin 至 go 负的.
负的 电流 indicates 那 电流 是 正在 描绘 输出 的 这
输出 电容 通过 这 inductor 和 低-一侧 场效应晶体管 至
地面, incurring extra losses 在 这 处理. 如果 这
DRVLSD
是
使用 至 shut 向下 这 低-一侧 驱动器 当 这 inductor
电流reaches 零, 这 明亮的 加载 efficiency 能 是 dramatically
改进. 如果inductor 电流 信息 是 不 有, 但是
一个 微处理器 是 performing 一个 电源 管理 函数,
它 能 shut 向下 这 同步的 rectifier 当 在 一个 睡眠 或者
保卫-用 模式.
当 这
DRVLSD
输入 是 低, 这 低-一侧 驱动器 输出
变得 低. 当 这
DRVLSD
输入 是 高 这 低-一侧 驱动器
是 使能 和 控制 用 这 pwm 输入. 这 传播
: 点此下载
