14
ltc1292/ltc1297
U
S
一个
O
PP
L
IC
在
I
WU
U
I 为 ATIO
源 阻抗
这 相似物 输入 的 这 ltc1292/ltc1297 看 像 一个
100pf 电容 (c
在
) 在 序列 和 一个 500
Ω
电阻 (r
在
)
(计算数量 10a 和 10b). c
在
gets 切换 在 (+) 和
(–) 输入 once 在 各自 转换 循环. 大
外部 源 电阻器 和 capacitances 将 慢 这
安排好 的 这 输入. 它 是 重要的 那 这 整体的 rc
时间 常量 是 短的 足够的 至 准许 这 相似物 输入 至
settle 完全地 在里面 这 允许 时间.
“+” 输入 安排好
这 输入 电容 为 这 ltc1292 是 切换 面向 这
“+” 输入 在 这 样本 阶段 (t
SMPL
, 看 计算数量 11a,
11b 和 11c). 这 样本 时期 能 是 作 短的 作 t
WHCS
+ 1/2 clk 循环 或者 作 长 作 t
WHCS
+ 1 1/2 clk 循环
在之前 一个 转换 开始. 这个 variability 取决于 在
在哪里 cs falls 相关的 至 clk. 这 电压 在 这 “+” 输入
必须 settle 完全地 在里面 这 样本 时期. 降低
R
源
+ 和 c1 将 改进 这 安排好 时间. 如果 大 “+”
输入 源 阻抗 必须 是 使用, 这 样本 时间 能
是 增加 用 使用 一个 slower clk 频率. 和 这
最小 可能 样本 时间 的 3.0
µ
s,
R
源
+ < 2.0k
和 c1 < 20pf 将 提供 足够的 安排好 时间.
这 样本 时期 为 这 ltc1297 开始 在 这 下落
边缘 的 cs 和 ends 在 这 下落 边缘 的 这 第一 clk
图示 11a. 建制 时间 (t
suCS
) 是 符合 为 这 ltc1292
“+” 和 “–” 输入 安排好 windows
(图示 12). 这 长度 的 这 样本 时期 是 t
suCS
+0.5
clk 循环. 又一次, 这 电压 在 这 “+” 输入 必须 settle
完全地 在里面 这 样本 时期. 如果 大 “+” 输入
源 阻抗 必须 是 使用, 这 样本 时间 能 是
增加 用 使用 一个 slower clk 频率 或者 用 增加
图示 10a. 相似物 输入 相等的 电路 为 这 ltc1292
图示 10b. 相似物 输入 相等的 电路 为 这 ltc1297
CS
↑
R
在
500
Ω
t
WHCS
+ 0.5 clk
C
在
100pF
LTC1292
“+”
输入
R
源
+
V
在
+
C1
“–”
输入
R
源
–
V
在
–
C2
ltc1292/7 f10a
CS
↓
R
在
500
Ω
t
suCS
+ 0.5 clk
C
IN
100pF
LTC1297
“+”
输入
R
源
+
V
在
+
C1
“–”
输入
R
源
–
V
在
–
C2
ltc1292/7 f10b
D
输出
CLK
B11
hi-z
B9
B10
ltc1292/7 f11a
CS
1st 位 测试 (–) 输入 must
settle 在 这个 时间
t
SUCS
t
WHCS
t
SMPL
(+) 输入 必须 settle 在 这个 时间
(+) 输入
(–) 输入
: 点此下载
