16
ltc1292/ltc1297
图示 12. “+” 和 “–” 输入 安排好 windows 为 这 ltc1297
“–” 输入 电压 是 自由 的 噪音 和 settle 完全地
在 这 第一 clk 循环 的 这 转换. 降低
R
源
– 和 c2 将 改进 安排好 时间. 如果 大 “–”
输入 源 阻抗 必须 是 使用 这 时间 能 是
扩展 用 使用 一个 slower clk 频率. 在 这 最大
clk 频率 的 1mhz,
R
源
– < 250
Ω
和 c2 < 20pf
将 提供 足够的 安排好.
输入 运算 放大器
当 驱动 这 相似物 输入 和 一个 运算 放大 它 是
重要的 那 这 运算 放大 settles 在里面 这 允许 时间
(看 计算数量 11a, 11b, 11c 和 12). 又一次 这 “+” 和
“–” 输入 抽样 时间 能 是 扩展 作 描述
在之上 至 accommodate slower 运算 放大器. 大多数 运算 放大器
包含 这 lt1006 和 lt1013 单独的 供应 运算 放大器
能 是 制造 至 settle 好 甚至 和 这 最小 安排好
windows 的 3.0
µ
s 为 这 ltc1292 或者 6.0
µ
s 为 这
ltc1297 (“+” 输入) 和 1
µ
s (“–” 输入) 那 occurs 在 这
最大 时钟 比率 的 1mhz. 计算数量 13 和 14 显示
examples 的 两个都 足够的 和 poor 运算 放大 安排好.
vertical: 5mv/div
horizontal: 500ns/div
horizontal: 20
µ
s/div
图示 13. 足够的 安排好 的 运算 放大 驱动 相似物 输入
vertical: 5mv/div
图示 14. poor 运算 放大 安排好 能 导致 一个/d errors
U
S
一个
O
PP
L
IC
在
I
WU
U
I 为 ATIO
D
输出
CLK
B11
hi-z
B10
ltc1292/7 f12
CS
1st 位 测试 (–) 输入 must
settle 在 这个 时间
t
WHCS
t
SMPL
(+) 输入 必须 settle
在 这个 时间
(+) 输入
(–) 输入
t
suCS
: 点此下载
