24
所有 intersil 半导体 产品 是 制造的, 聚集 和 测试 下面
ISO9000
质量 系统 certification.
intersil 产品 是 出售 用 描述 仅有的. intersil 公司 reserves 这 正确的 至 制造 改变 在 电路 设计 和/或者 specifications 在 任何 时间 没有
注意. accordingly, 这 reader 是 cautioned 至 核实 那 数据 薄板 是 电流 在之前 放置 顺序. 信息 陈设 用 intersil 是 相信 至 是 精确
和 可依靠的. 不管怎样, 非 责任 是 assumed 用 intersil 或者 它的 附属机构 为 它的 使用; 也不 为 任何 infringements 的 专利权 或者 其它 权利 的 第三 部 这个
将 结果 从 它的 使用. 非 执照 是 准予 用 牵涉 或者 否则 下面 任何 专利权 或者 专利权 权利 的 intersil 或者 它的 附属机构.
为 信息 关于 intersil 公司 和 它的 产品, 看 网 站点
http://www.intersil.com
CD40107BMS
图示 6. 典型 电源 消耗 作 一个 函数 的 输入 频率
碎片 维度 和 垫子 布局
典型 效能 特性
(持续)
8
6
4
10
5
10V
5V
2
8
6
4
10
4
2
8
6
4
10
3
2
8
6
4
10
2
2
10
1
供应 电压 (vdd) = 15v
包围的 温度 (t
一个
) = +25
o
C
消耗 每 缓存区 (pd) (
µ
w)
10
0
8642
10
1
10
2
8642
cl = 50pf
cl = 15pf
输入 频率 (fi) (khz)
10
4
10
5
864286428642
10
3
便条:
号码 inside 焊盘 为 cd40107be 不 offered 作 标准
部分.
号码 外部 碎片 是 为 cd40107bf
维度 在 parenthesis 是 在 毫米 和 是 获得
从 这 基本 inch 维度 作 表明. grid graduations
是 在 毫英寸 (10
-3
inch).
敷金属:
厚度: 11k
Å
−
14k
Å, al.
passivation:
10.4kÅ - 15.6k
Å
, silane
bond 焊盘:
0.004 英寸 x 0.004 英寸 最小值
消逝 厚度:
0.0198 英寸 - 0.0218 英寸
特定的 仔细考虑
限制的 电容的 电流 为 cl > 500pf, vdd > 15v
为 vdd > 15v, 和 加载 电容 (cl) 从 输出 至
地面 > 500pf, 一个 外部 25
Ω
序列 限制的 电阻
应当 是 inserted 在 这 输出 终端 和 cl. 非
外部 电阻 是 需要 如果 cl < 500pf 或者 vdd < 15v.
驱动 inductive 负载
当 使用 这 cd40107bms 至 驱动 inductive 负载, 这
加载 应当 是 shunted 和 一个 二极管 至 阻止 高 电压
从 developing 横过 这 cd40107bms 输出.
: 点此下载
